公开(公告)号：JP2016035610A

公开(公告)日：2016-03-17

申请号：JP2014157267

申请日：2014-08-01

Applicant: 日本電気株式会社

Inventor： 上石 大介

IPC: G06F11/30 ,  G06F13/14 ,  G06F11/20

CPC classification number: G06F11/2007 ,  G06F11/2017 ,  G06F2201/805

Abstract: 【課題】冗長化されたI/Oカードにより、情報処理装置の可用性を高めたフェールオーバを実現する情報処理システム、情報処理装置、冗長化方法およびプログラムを提供する。 【解決手段】情報処理システム1は、第1のI/Oカード2と、第2のI/Oカード3と、BIOS10と、予兆監視手段30と、OS20と、を有する。BIOSは、第1のI/Oカードの訂正可能障害を検出し、予兆監視手段は、訂正可能障害の検出結果に基づいて第1のI/Oカードのハードウエア障害を予兆検知し、OS20は、予兆検知に基づいて第1のI/Oカードを切り離し第2のI/Oカードに切り替える。 【選択図】図1

Abstract translation: 要解决的问题：提供一种利用冗余I / O卡提高信息处理装置的可用性的信息处理系统，信息处理装置，冗余方法和程序。解决方案：信息处理系统1包括第一I / O卡2，第二I / O卡3，BIOS 10，标志监视装置30和OS 20. BIOS检测第一I / O卡的可校正故障; 所述符号监视装置根据所述可校正故障的检测结果来检测所述第一I / O卡的硬件故障的符号; OS 20根据符号检测分离第一个I / O卡并切换到第二个I / O卡。选择图：图1

公开(公告)号：JP5833756B2

公开(公告)日：2015-12-16

申请号：JP2014524174

申请日：2012-03-23

Applicant: 株式会社日立製作所

Inventor： 田中 勝也 ,  高田 正法 ,  工藤 晋太郎

IPC: G06F3/06

CPC classification number: G06F12/0808 ,  G06F11/1666 ,  G06F11/2017 ,  G06F3/0646 ,  H04L49/552

公开(公告)号：JP5522178B2

公开(公告)日：2014-06-18

申请号：JP2011545000

申请日：2009-12-07

Applicant: 富士通株式会社

Inventor： 真紀子 井上 ,  智志 須江

IPC: G06F13/14 ,  G06F13/36

CPC classification number: G06F11/2007 ,  G06F11/1423 ,  G06F11/2005 ,  G06F11/2017 ,  G06F11/2089 ,  G06F11/2094 ,  G06F11/3031 ,  G06F11/3055 ,  G06F13/4081

公开(公告)号：JP2013232231A

公开(公告)日：2013-11-14

申请号：JP2013154920

申请日：2013-07-25

Applicant: Square Enix Holdings Co Ltd ,  株式会社スクウェア・エニックス・ホールディングス

Inventor： IWASAKI TETSUSHI

IPC: G06F12/16 ,  G06F9/50

CPC classification number: G06T9/00 ,  G06F11/10 ,  G06F11/1008 ,  G06F11/2017

Abstract: PROBLEM TO BE SOLVED: To perform an efficient memory check utilizing encoding processing.SOLUTION: Data to which parity information is added regarding a memory to be checked are written in the memory, the data are then read from the memory, run length encoding processing is performed thereon and encoded data are generated. An encoding apparatus refers to a bit stream regarding the written data and, when generating the encoded data, compares the bit stream with the added parity information to detect a bit inversion error.

Abstract translation: 要解决的问题：使用编码处理执行有效的存储器检查。解决方案：将关于要检查的存储器添加奇偶校验信息的数据写入存储器，然后从存储器读取数据，运行长度编码处理为 生成编码数据。 编码装置参考关于写入数据的比特流，并且当生成编码数据时，比较比特流和添加的奇偶校验信息以检测比特反转误差。

公开(公告)号：JP2010231598A

公开(公告)日：2010-10-14

申请号：JP2009079588

申请日：2009-03-27

Applicant: Nec Corp ,  日本電気株式会社

Inventor： FUKUYAMA NAGANORI

IPC: G06F3/06

CPC classification number: G06F11/2028 ,  G06F3/061 ,  G06F3/0626 ,  G06F3/0658 ,  G06F3/067 ,  G06F11/201 ,  G06F11/2017 ,  G06F12/0815 ,  G06F12/0817 ,  G06F12/0866 ,  G06F2212/261 ,  G06F2212/284

Abstract: PROBLEM TO BE SOLVED: To increase the degree of freedom of a device structure and equalize processor loads, by separating the function of executing data read and write processing from a host interface and a disk interface.
SOLUTION: In a disk array device including a disk enclosure and a disk control unit, the disk control unit includes a host interface connected to a host computer which accesses the disk array device, a disk interface connected to the disk enclosure, a plurality of processors that execute data read and write processing between the host computer and the disk enclosure, and a switch which connects the host interface and the disk interface, and the plurality of processors, wherein the switch has a function of selecting a processor which executes the data read and write processing.
COPYRIGHT: (C)2011,JPO&INPIT

Abstract translation: 要解决的问题：通过从主机接口和磁盘接口分离执行数据读写处理的功能，增加设备结构的自由度和均衡处理器负载。 解决方案：在包括磁盘盒和磁盘控制单元的磁盘阵列设备中，磁盘控制单元包括连接到主计算机的主机接口，其访问磁盘阵列设备，连接到磁盘盒的磁盘接口， 在主计算机和磁盘盒之间执行数据读写处理的多个处理器，以及连接主机接口和磁盘接口的开关以及多个处理器，其中该开关具有选择执行的处理器的功能 数据读写处理。 版权所有（C）2011，JPO＆INPIT

公开(公告)号：JP2008204463A

公开(公告)日：2008-09-04

申请号：JP2008040188

申请日：2008-02-21

Applicant: Fisher Rosemount Syst Inc ,  フィッシャー−ローズマウント システムズ, インコーポレイテッド

Inventor： APEL MICHAEL D ,  DIENSTBIER STEVE

IPC: G05B9/03 ,  G06F13/10 ,  G05B15/02 ,  G05B19/042 ,  G05B19/048 ,  G05B23/02 ,  G06F9/445 ,  G06F11/07 ,  G06F11/20 ,  H04L12/26

CPC classification number: G06F11/2017 ,  G06F9/4411 ,  G06F11/0745 ,  G06F11/0793

Abstract: PROBLEM TO BE SOLVED: To provide an input/output device which doesn't prevent other devices connected to a controller from communicating with the controller when a fault occurs. SOLUTION: In a process control system having a controller 103 and a plurality of input/output devices 140 in communication using a bus 110, a primary redundant device 120 and a secondary redundant device 122 are coupled to the bus, wherein the secondary redundant device is programmed to detect a primary redundant device fault. The secondary redundant device, upon detecting the primary redundant device fault, publishes a primary redundant device fault message on the bus. The controller may deactivate the primary redundant device and activate the secondary redundant device in response to the primary redundant device fault message. COPYRIGHT: (C)2008,JPO&INPIT

Abstract translation: 要解决的问题：提供一种输入/输出设备，当故障发生时，不会阻止与控制器连接的其他设备与控制器通信。 解决方案：在具有控制器103和使用总线110通信的多个输入/输出设备140的过程控制系统中，主冗余设备120和辅助冗余设备122耦合到总线，其中辅助 冗余设备被编程以检测主冗余设备故障。 在检测到主冗余设备故障时，辅助冗余设备在总线上发布主冗余设备故障消息。 响应于主冗余设备故障消息，控制器可以停用主冗余设备并激活辅助冗余设备。 版权所有（C）2008，JPO＆INPIT

公开(公告)号：JP2006302287A

公开(公告)日：2006-11-02

申请号：JP2006115312

申请日：2006-04-19

Applicant: Hewlett-Packard Development Co Lp ,  ヒューレット−パッカード デベロップメント カンパニー エル.ピー.

Inventor： POMARANSKI KEN G ,  BARR ANDREW H ,  SHIDLA DALE J

IPC: G06F13/00 ,  G06F3/06 ,  G06F13/14

CPC classification number: G06F13/385 ,  G06F11/2005 ,  G06F11/2017 ,  G06F11/2092

Abstract: PROBLEM TO BE SOLVED: To enable coping with failure by I/O interface having redundancies.
SOLUTION: A computer system (11) has redundant I/O interface modules (21 and 23) for managing communication between an embedded computer system and an external system (13) like a network or a multiport disk array. A redundant I/O interface manager (33) orientates communication by one of the redundant I/O interface modules, for example, when a failure of a 1st I/O interface module is detected or predicted, communication is switched to the other. Since the above change is effectively invisible to an operating system of the embedded system, the redundancy I/O interface module is seen as the above 1st I/O interface module from the operating system (53).
COPYRIGHT: (C)2007,JPO&INPIT

Abstract translation: 要解决的问题：通过具有冗余的I / O接口来应对故障。 解决方案：计算机系统（11）具有用于管理嵌入式计算机系统和诸如网络或多端口磁盘阵列的外部系统（13）之间的通信的冗余I / O接口模块（21和23）。 冗余I / O接口管理器（33）通过冗余I / O接口模块之一定向通信，例如当检测或预测第一I / O接口模块的故障时，通信切换到另一个。 由于上述变化对于嵌入式系统的操作系统是不可见的，因此冗余I / O接口模块被视为来自操作系统（53）的上述第一I / O接口模块。 版权所有（C）2007，JPO＆INPIT

公开(公告)号：JP6385077B2

公开(公告)日：2018-09-05

申请号：JP2014042499

申请日：2014-03-05

Applicant: ルネサスエレクトロニクス株式会社

Inventor： 佐藤 由和 ,  松見 治彦

IPC: G06F12/06 ,  G06F12/00 ,  G06F13/16

CPC classification number: G06F3/0631 ,  G06F3/0607 ,  G06F11/1048 ,  G06F11/1052 ,  G06F11/1666 ,  G06F11/2017 ,  G06F13/28 ,  G06F13/4221

公开(公告)号：JP2018500648A

公开(公告)日：2018-01-11

申请号：JP2017526077

申请日：2015-11-12

Applicant: ネットアップ,インコーポレイテッド

Inventor： パナラ,アミット ヴイ ,  パテル,チャイタニャ ヴイ ,  ケレメーン,フリシケシュ ,  マジュムダール,パンクティ ヴィナイ ,  ウンニクリシュナン サントシュ ,  エルプラ,スラヴァン クマール ,  コートニー,スーザン エム

IPC: G06F11/16 ,  G06F11/20 ,  G06F13/10 ,  G06F13/14

CPC classification number: G06F11/2092 ,  G06F3/0617 ,  G06F3/0629 ,  G06F3/0632 ,  G06F3/0653 ,  G06F3/067 ,  G06F11/2017 ,  G06F11/2071 ,  G06F11/2097

Abstract: 第1ノードによる第2ノードからのストレージ冗長テイクオーバに続く、第1ノードから第2ノードへのストレージ冗長ギブバックの間、第2ノードからのノードID指示子を受信することにより、部分的に、第2ノードは初期化される。ノードID指示子は、ストレージ冗長ギブバックのギブバック待機段階の間に第2ノードにより送信されるノード広告メッセージに含まれる。ノードID指示子は、第2ノードがクラスタ内テイクオーバパートナであるか否かを決定するために第1ノードにより使用されるクラスタ内ノード接続識別子を含む。第2ノードがクラスタ内テイクオーバパートナであると決定することに応答して、第1ノードは、第2ノードへのストレージリソ—スのギブバックを完了する。

公开(公告)号：JP2015135697A

公开(公告)日：2015-07-27

申请号：JP2015044315

申请日：2015-03-06

Applicant: インターナショナル・ビジネス・マシーンズ・コーポレーション ,  INTERNATIONAL BUSINESS MACHINES CORPORATION

Inventor： グレゴリー・エム.・ノードストローム ,  ジャイ・ロバート・ヘリング ,  パトリック・アレン・バックランド ,  ウィリアム・アラン・トンプソン

IPC: G06F13/36 ,  G06F13/00 ,  G06F11/20 ,  G06F13/14

CPC classification number: G06F13/4068 ,  G06F11/2007 ,  G06F11/2017 ,  G06F2201/85

Abstract: 【課題】第一PCIeブリッジと第一入力/出力(IO)デバイスとの間の接続に対しフ ェイルオーバ・オペレーションを備えるための方法および装置を提供する。 【解決手段】第一リンクを介し第一PCIeブリッジのレーンの第一セットを使って、該 第一PCIeブリッジと該第一IOデバイスとの間で、バス搬送ビットの第一セットが交 換される。第一リンク中で障害が検出されるのに応じ、第二PCIeブリッジと第二IO デバイスとを接続する第二リンクの使われていない部分を用いて、第一PCIeブリッジ と第一IOデバイスとの間でバス搬送ビットの第一セットが交換される。 【選択図】図2

Abstract translation: 要解决的问题：提供一种用于为第一PCIe桥和第一输入/输出（IO）设备之间的连接提供故障切换操作的方法和装置。解决方案：第一组总线位在第一PCIe桥和 使用第一PCIe桥的第一组通道在第一链路上的第一IO设备。 响应于检测到第一链路中的故障，使用连接第二PCIe桥和第二IO设备的第二链路的未使用部分，在第一PCIe桥与第一IO设备之间交换第一组总线位。