公开(公告)号：JP2021156718A

公开(公告)日：2021-10-07

申请号：JP2020056847

申请日：2020-03-26

Applicant: 旭化成エレクトロニクス株式会社

Inventor： 神事 裕太

IPC: G01B7/16

Abstract: 【課題】本発明は、歪検出部から出力される検出信号のオフセットを高精度に補正することができる歪センサモジュール、オフセット補正方法及びプログラムを提供することを目的とする。 【解決手段】歪センサモジュール1は、ホイートストンブリッジ回路を構成し測定対象物の歪に応じて電子移動度が変化する第一から第四出力トランジスタM1r,M2r,M3r,M4rを有し測定対象物の歪量に応じた検出信号を出力する歪検出部11と、歪検出部11から出力される検出信号のオフセットを補正するオフセット補正部12と、歪検出部11から出力される検出信号を増幅する信号増幅部14と、信号増幅部14から出力される検出信号を処理する信号処理部16とを備えている。 【選択図】図1

公开(公告)号：JP2020008550A

公开(公告)日：2020-01-16

申请号：JP2018242377

申请日：2018-12-26

Applicant: 旭化成エレクトロニクス株式会社

Inventor： 神事 裕太 ,  齋藤 徹也 ,  福中 敏昭 ,  鈴木 健治

IPC: H01L29/84 ,  G01B7/16

Abstract: 【課題】取り扱い性や安定性が良好で、歪み検出の感度低下も抑制された歪みセンサを提供する。 【解決手段】歪みセンサ100は、測定対象物に向ける面である第一面101、第一面101の反面である第二面102、および第一面と第二面とを接続する第三面103を有し、歪み検出素子10と端子21,22と封止体50とを備える。歪み検出素子10と端子21,22は、第一面、第二面、および第三面で囲まれた区域内に配置され、歪み検出素子10は、半導体基板と、歪み検出部と、歪み検出部と電気的に接続された電極部と、を有する。封止体50は、歪み検出素子10の第二面側の面151および第三面側の面110,152を覆う。歪み検出素子10は第一面101を構成する露出面112を有し、端子21,22は第二面102からの露出面211a,221aを有する。 【選択図】図2

公开(公告)号：JP2015159145A

公开(公告)日：2015-09-03

申请号：JP2014031977

申请日：2014-02-21

Applicant: 旭化成エレクトロニクス株式会社

Inventor： 神事 裕太

IPC: H01L29/788 ,  H01L29/792 ,  H01L21/8247 ,  H01L27/115 ,  H01L21/336

Abstract: 【課題】ドレインディスターブを抑制できるようにした不揮発性記憶素子及び不揮発性記憶装置を提供する。 【解決手段】シリコン基板1に形成された第1導電型の第1不純物拡散層10と、シリコン基板1のうち第1不純物拡散層10から離れた領域に形成された第1導電型の第2不純物拡散層20と、シリコン基板1のうち第1不純物拡散層10と第2不純物拡散層20との間のチャネル領域上に形成されたトンネルゲート絶縁膜30と、トンネルゲート絶縁膜30上に形成された浮遊ゲート電極40と、浮遊ゲート電極40上に形成されたゲート絶縁膜50と、ゲート絶縁膜50上に形成された第2ゲート電極60と、を有する。第1不純物拡散層10の平面視による形状は、チャネル領域から−X方向に延設された第1延設領域11と、第1延設領域11から−Y方向に延設された第2延設領域12とを有する形状である。 【選択図】図1

Abstract translation: 要解决的问题：提供一种能够抑制漏极干扰的非易失性存储元件和非易失性存储器件。解决方案：非易失性存储元件包括：形成在硅衬底1中的第一导电类型的第一杂质扩散层10; 形成在远离硅衬底1中的第一杂质扩散层10的区域中的第一导电类型的第二杂质扩散层20; 形成在硅衬底1中的第一杂质扩散层10和第二杂质扩散层20之间的沟道区上的隧道栅极绝缘膜30; 形成在隧道栅极绝缘膜30上的浮栅电极40; 形成在浮栅电极40上的栅极绝缘膜50; 以及形成在栅极绝缘膜50上的第二栅极电极60.平面图中的第一杂质扩散层10的形状具有从沟道区域沿-X方向延伸的第一延伸区域11和延伸的第二延伸区域12 在第一延伸区域11的-Y方向上。