公开(公告)号：JP5371924B2

公开(公告)日：2013-12-18

申请号：JP2010226555

申请日：2010-10-06

Applicant: 株式会社日立ハイテクノロジーズ

Inventor： 裕治 高木 ,  有一 濱村

IPC: H01L21/66

CPC classification number: G06F17/5081 ,  H01L22/12 ,  H01L22/20 ,  H01L2924/0002 ,  H01L2924/00

Abstract: In order to enable an evaluation of systematic defects, a method of evaluating systematic defects was configured so as to sample a circuit pattern of a specific layer of a semiconductor device, evaluate the state of superimposition between the sampled circuit pattern and circuit patterns of layers other than the specific layer, using design data, classify the state of superimposition, calculate the ratio thereof as a reference ratio, evaluate the state of superimposition between a pattern in design data corresponding to a defect of the specific layer detected by another inspection apparatus and patterns at positions corresponding to the defects in layers other than the specific layer, classify the evaluated state of superimposition, calculate the ratio of the classification as inspection-result ratio, compare the calculated reference ratio and the calculated inspection-result ratio, and evaluate systematic defects by the comparison between the calculated reference ratio and the calculated inspection-result ratio.

公开(公告)号：JP4154300B2

公开(公告)日：2008-09-24

申请号：JP2003314909

申请日：2003-09-08

Applicant: 株式会社日立ハイテクノロジーズ

Inventor： 亮 中垣 ,  浩人 奥田 ,  博司 柿林 ,  裕治 高木

IPC: G01N23/04 ,  G01N33/48

CPC classification number: H01J37/222 ,  G01N23/04 ,  G06T7/0012 ,  H01J2237/26

公开(公告)号：JP5433631B2

公开(公告)日：2014-03-05

申请号：JP2011112958

申请日：2011-05-20

Applicant: 株式会社日立ハイテクノロジーズ

Inventor： 裕治 高木

IPC: H01L21/66

CPC classification number: G06T7/0008 ,  H01J2237/2817 ,  H01L22/12

公开(公告)号：JPWO2011004534A1

公开(公告)日：2012-12-13

申请号：JP2011521783

申请日：2010-05-14

Applicant: 株式会社日立ハイテクノロジーズ

Inventor： 功一 早川 ,  功一 早川 ,  大博 平井 ,  大博 平井 ,  裕 丹代 ,  裕 丹代 ,  玉雄 石川 ,  玉雄 石川 ,  恒弘 堺 ,  恒弘 堺 ,  和久 蓮見 ,  和久 蓮見 ,  根本　和典 ,  和典 根本 ,  一瀬　勝彦 ,  勝彦 一瀬 ,  高木　裕治 ,  裕治 高木

IPC: H01L21/66 ,  G01N21/956

CPC classification number: G01N21/8851 ,  G01N21/95607

Abstract: 設計レイアウトのパターンと欠陥との重なり状態を高精度に判定することにより、効率的かつ効果的に欠陥を分類し、システマティック欠陥を簡便に特定する。半導体デバイスの欠陥検査またはレビューによる欠陥画像と、設計レイアウトデータを自動でパターンマッチングし、対象レイヤ,対象レイヤの上層、または、対象レイヤの下層の少なくともいずれか一層の設計レイアウトパターンに欠陥を重畳し、欠陥がパターン内にあるか、パターンに跨っているか、または、パターンの外にあるかによって、欠陥の重なり状態を判定して、欠陥を自動で分類する。

公开(公告)号：JP4310090B2

公开(公告)日：2009-08-05

申请号：JP2002282173

申请日：2002-09-27

Applicant: 株式会社日立ハイテクノロジーズ ,  株式会社日立製作所

Inventor： 久恵 渋谷 ,  裕治 高木

IPC: G01B11/24 ,  G01N21/956 ,  G01B5/28 ,  G06T7/00 ,  H01L21/02

CPC classification number: G06T7/0004 ,  G06T2207/30148

公开(公告)号：JP5663195B2

公开(公告)日：2015-02-04

申请号：JP2010116901

申请日：2010-05-21

Applicant: 株式会社日立ハイテクノロジーズ

Inventor： 慎也 山田 ,  慎也 山田 ,  高木　裕治 ,  裕治 高木

IPC: G01B15/00

CPC classification number: H04N7/18 ,  G01B2210/56 ,  H01J37/244 ,  H01J37/28 ,  H01J2237/221 ,  H01J2237/24578

公开(公告)号：JP5341801B2

公开(公告)日：2013-11-13

申请号：JP2010056912

申请日：2010-03-15

Applicant: 株式会社日立ハイテクノロジーズ

Inventor： 裕治 高木 ,  実 原田 ,  亮 中垣

IPC: H01L21/66 ,  G01N23/225 ,  H01L21/027

Abstract: PROBLEM TO BE SOLVED: To provide a technology of solving such a problem that there is the case that no acceptable product chips are present on an entire wafer at an early stage of developing a semiconductor since a margin of a process decreases accompanied by the micro-fabrication of the semiconductor and the complexity of the process, it becomes difficult to satisfy conditions in the process, and when fixed point inspection is executed, a suitable reference image for relative inspection cannot be imaged. SOLUTION: An averaging image is generated by the use of fixed point inspection images of a plurality of chips, the averaging image is evaluated by the use of information on a circuit design corresponding to a fixed point position, and it is decided whether or not the averaging image is a reference image. COPYRIGHT: (C)2011,JPO&INPIT

公开(公告)号：JP5198546B2

公开(公告)日：2013-05-15

申请号：JP2010270472

申请日：2010-12-03

Applicant: 株式会社日立ハイテクノロジーズ

Inventor： 康隆 豊田 ,  康成 早田 ,  裕治 高木 ,  浩二 新井

IPC: H01L21/66 ,  H01J37/22

公开(公告)号：JP5065943B2

公开(公告)日：2012-11-07

申请号：JP2008050078

申请日：2008-02-29

Applicant: 株式会社日立ハイテクノロジーズ

Inventor： 敏文 本田 ,  裕治 高木

IPC: H01L21/66 ,  H01L21/027

CPC classification number: G06T7/0006 ,  G06T2207/10061 ,  G06T2207/30148 ,  H01L22/12 ,  H01L2924/0002 ,  H01L2924/00

公开(公告)号：JP4778685B2

公开(公告)日：2011-09-21

申请号：JP2004066545

申请日：2004-03-10

Applicant: 株式会社日立ハイテクノロジーズ

Inventor： 俊二 前田 ,  千絵 宍戸 ,  久恵 渋谷 ,  宗憲 福西 ,  裕治 高木

IPC: H01L21/66 ,  H01L21/027