-
公开(公告)号:JP6335334B2
公开(公告)日:2018-05-30
申请号:JP2016568234
申请日:2015-01-09
Applicant: 株式会社日立製作所
IPC: H01L29/12 , H01L21/336 , H01L21/28 , H01L29/423 , H01L29/49 , H01L29/417 , H01L29/78
-
公开(公告)号:JP6626807B2
公开(公告)日:2019-12-25
申请号:JP2016179134
申请日:2016-09-14
Applicant: 株式会社日立製作所
IPC: H01L29/12 , H01L29/06 , H01L29/861 , H01L29/868 , H02M7/48 , H01L29/78
-
公开(公告)号:JP2018046127A
公开(公告)日:2018-03-22
申请号:JP2016179134
申请日:2016-09-14
Applicant: 株式会社日立製作所
IPC: H01L29/12 , H01L29/06 , H01L29/861 , H01L29/868 , H02M7/48 , H01L29/78
CPC classification number: Y02B70/1483
Abstract: 【課題】半導体装置の特性を向上させる。 【解決手段】SiCを含むn型の半導体層と、素子形成領域の外周部のp型ボディ領域PB中に形成されたp + 型の半導体領域GRaと、素子形成領域のp型ボディ領域PB上にゲート絶縁膜を介して形成されたゲート電極と、ゲート電極と接続されたゲートパッドと、を有するように、半導体装置を構成する。上記p型ボディ領域PBは、ゲートパッドの形成領域GPAに延在し、ゲート電極は、領域GPAにおいて、p型ボディ領域PB上に絶縁膜(フィールド酸化膜)を介して配置されている。そして、ゲートパッドGPの下方に、p + 型の半導体領域PRG設ける。これにより、サージ電圧の発生を抑制することができる。さらに、p + 型の半導体領域PRGを、 方向に垂直な方向に長辺を有する複数の矩形状のパターンとすることで、結晶欠陥の影響を抑制することができる。 【選択図】図1
-
-