積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板
    1.
    发明专利
    積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板 有权
    多层陶瓷电容器和安装多层陶瓷电容器板

    公开(公告)号:JP2014197572A

    公开(公告)日:2014-10-16

    申请号:JP2013066030

    申请日:2013-03-27

    Abstract: 【課題】圧電現象による振動により発生する騒音を低減すると共に、熱衝撃又は実装後のプリント基板の反りによる応力などの機械的衝撃によるデラミネーションやクラックの発生を抑制された、積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板を提供する。【解決手段】積層セラミックキャパシタは、セラミック本体と、複数の内部電極を含んで容量が形成されるアクティブ層と、アクティブ層の上部に形成される上部カバー層と、アクティブ層の下部に形成され、上部カバー層より厚い下部カバー層と、セラミック本体の両端面と上下面の一部を覆うように形成される外部電極とを含み、アクティブ層の最下端の内部電極の端部からセラミック本体の下面の一部を覆っている外部電極の端部までの距離をE、外部電極の端部からアクティブ層の最下端の内部電極までの最短距離をT、セラミック本体の長手方向のマージンをFと規定するとき、1.2≦̸E/T、30μm≦̸Fの範囲を満たす。【選択図】図2

    Abstract translation: 要解决的问题:提供一种多层陶瓷电容器,其能够抑制由于热冲击或机械冲击而产生的分层或裂纹,例如由于印刷电路板在安装之后由于翘曲而产生的应力,同时降低了噪声 由于压电现象引起的振动,并提供了一种用于安装多层陶瓷电容器的板。解决方案:一种多层陶瓷电容器包括:陶瓷体; 包括多个内部电极并形成容量的有源层; 形成在有源层的上部上的上覆盖层; 形成在所述有源层的下部并且具有大于所述上覆盖层的厚度的下覆盖层; 以及形成为覆盖陶瓷体的上表面和下表面的两个端面和部分的外部电极。 当从活性层的最内部电极的端部到覆盖陶瓷体的下表面的一部分的外部电极的端部的距离为E时,从外部电极的端部到 有源层的最内部电极为T,陶瓷体的纵向边缘为F,满足1.2≤E/ T,30μm≤F的范围。

    積層セラミックキャパシタ
    4.
    发明专利
    積層セラミックキャパシタ 审中-公开
    多层陶瓷电容器

    公开(公告)号:JP2014220520A

    公开(公告)日:2014-11-20

    申请号:JP2014151775

    申请日:2014-07-25

    CPC classification number: H01G4/30 H01G4/005 H01G4/224 H01G4/232

    Abstract: 【課題】本発明は、積層セラミックキャパシタに関する。【解決手段】本発明の一実施形態による積層セラミックキャパシタは、セラミック素体と、重なる領域を有し上記重なる領域が上記セラミック素体の一面に露出される引出部をそれぞれ有する第1及び第2の内部電極と、上記セラミック素体の一面に形成され上記引出部とそれぞれ連結される第1及び第2の外部電極と、上記セラミック素体のうち上記引出部の露出面に形成される絶縁層と、を含むことができる。【選択図】図3

    Abstract translation: 要解决的问题:提供一种多层陶瓷电容器。解决方案:多层陶瓷电容器包括:陶瓷体; 第一和第二内部电极包括彼此具有重叠区域的引出部分,所述重叠区域暴露于所述陶瓷体的一个表面; 第一和第二外部电极,其形成在陶瓷体的一个表面上并连接到引出部分; 以及形成在所述引出部露出的所述陶瓷体的一个表面上的绝缘层。

    積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板
    5.
    发明专利
    積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板 有权
    多层陶瓷电容器多层陶瓷电容器及安装板

    公开(公告)号:JP2014199895A

    公开(公告)日:2014-10-23

    申请号:JP2013088212

    申请日:2013-04-19

    Abstract: 【課題】本発明は積層セラミックキャパシタ及びその実装基板に関する。【解決手段】本発明は、複数の誘電体層が積層されたセラミック本体と、誘電体層を介して上記本体の両端面から交互に露出するように形成された複数の第1及び第2内部電極を含んで容量が形成される活性層と、活性層の上部に形成された上部カバー層と、活性層の下部に形成され、上部カバー層に比べて厚い厚さを有する下部カバー層と、下部カバー層の内部に下部カバー層の両端面から交互に露出するように用意される第1及び第2ダミー電極端と、上記本体の両端面をそれぞれ覆うように形成される第1及び第2外部電極と、を含み、第1及び第2ダミー電極端は、誘電体層を介して下部カバー層の同一端面から露出する複数の第1及び第2ダミーパターンをそれぞれ含み、第1及び第2内部電極の間隔をTa、第1及び第2ダミー端の間隔をTbと規定するとき、Tb≧Taである、積層セラミックキャパシタを提供する。【選択図】図1

    Abstract translation: 要解决的问题:提供一种多层陶瓷电容器和用于多层陶瓷电容器的安装板。解决方案:本发明提供一种多层陶瓷电容器,包括:陶瓷体,其包括层叠在其中的多个电介质层; 活性层,包括多个第一和第二内部电极,其被形成为通过介电层插入陶瓷体的两个端面交替暴露,并且在其中形成电容; 形成在有源层的上部上的上覆盖层; 形成在所述有源层的下部并且具有大于所述上覆盖层的厚度的下覆盖层; 在下盖层中制备的第一和第二虚拟电极端子,以便通过下覆盖层的两个端面交替暴露; 以及形成为分别覆盖陶瓷体的两个端面的第一外部电极和第二外部电极。 第一和第二虚拟电极端子分别包括通过下盖层的同一端面暴露的多个第一和第二虚拟图案,介电层插入其间,并且当第一和第二内部电极之间的间隔被定义为 Ta,第一和第二虚拟端子之间的间隔被定义为Tb,Tb≥Ta。

    Multilayer ceramic capacitor and printed circuit board including the same
    7.
    发明专利
    Multilayer ceramic capacitor and printed circuit board including the same 有权
    多层陶瓷电容器和印刷电路板,包括它们

    公开(公告)号:JP2014093524A

    公开(公告)日:2014-05-19

    申请号:JP2013224055

    申请日:2013-10-29

    Abstract: PROBLEM TO BE SOLVED: To provide a multilayer ceramic capacitor eliminating failures due to variance of the thickness of the multilayer ceramic capacitor and overcoming problems with filling of a resin, by minimizing variance of the thickness of multilayer ceramic or an external electrode of the multilayer ceramic capacitor, and a printed circuit board including the multilayer ceramic capacitor.SOLUTION: In the multilayer ceramic capacitor including multilayer ceramic and external electrodes formed on both sides of the multilayer ceramic, |Tmax-Tmin| is 10 μm or less, and |CTmax-CTmin| is 20 μm or less, where Tmax is a maximum thickness of the external electrodes in a via processing area, Tmin is a minimum thickness of the external electrodes in the via processing area, CTmax is a maximum thickness of the multilayer ceramic capacitor in the via processing area, and CTmin is a minimum thickness of the multilayer ceramic capacitor in the via processing area.

    Abstract translation: 要解决的问题:为了提供一种多层陶瓷电容器,其通过使层叠陶瓷或多层陶瓷的外部电极的厚度的变化最小化来消除由于多层陶瓷电容器的厚度变化而导致的故障,并克服树脂填充的问题 电容器和包括多层陶瓷电容器的印刷电路板。解决方案:在多层陶瓷电容器中,包括多层陶瓷和形成在多层陶瓷两侧的外部电极,| Tmax-Tmin | 为10μm以下,| CTmax-CTmin | 为20μm以下,其中Tmax是通孔处理区域中的外部电极的最大厚度,Tmin是通孔处理区域中的外部电极的最小厚度,CTmax是通孔中的多层陶瓷电容器的最大厚度 处理区域,CTmin是通孔处理区域中的层叠陶瓷电容器的最小厚度。

    Multilayer ceramic capacitor, circuit board packaging structure of multilayer ceramic capacitor, and packaging body of multilayer ceramic capacitor
    9.
    发明专利
    Multilayer ceramic capacitor, circuit board packaging structure of multilayer ceramic capacitor, and packaging body of multilayer ceramic capacitor 审中-公开
    多层陶瓷电容器,多层陶瓷电容器的电路板包装结构和多层陶瓷电容器的包装体

    公开(公告)号:JP2014103371A

    公开(公告)日:2014-06-05

    申请号:JP2013022072

    申请日:2013-02-07

    Abstract: PROBLEM TO BE SOLVED: To provide a multilayer ceramic capacitor, a circuit board packaging structure of the multilayer ceramic capacitor, and a packaging body of the multilayer ceramic capacitor.SOLUTION: There is provided a multilayer ceramic capacitor including a ceramic body having a plurality of dielectric layers laminated, an active layer which has capacitance formed including a plurality of first and second internal electrodes formed to be exposed alternately from both end faces of the ceramic body across the dielectric layers, upper and lower cover layers formed above and below the active layer, first and second external electrodes formed covering both end faces of the ceramic body, and a plurality of first and second dummy electrodes extending in the active layer from the first and second external electrodes inward in a length direction to be face the first and second internal electrodes respectively. The rate (B+C)/A at which a center part of the active layer is off the center part of the ceramic body satisfies 1.063≤(B+C)/A≤1.745, where A is a half as large as the overall thickness of the ceramic body, B is the thickness of the lower and upper cover layers, and C is a half as large as the overall thickness of the active layer.

    Abstract translation: 要解决的问题:提供多层陶瓷电容器,多层陶瓷电容器的电路板封装结构和多层陶瓷电容器的封装体。解决方案:提供一种多层陶瓷电容器,其包括具有多个陶瓷电容器的陶瓷体 电介质层层叠,具有形成电容的有源层,包括多个第一和第二内部电极,形成为从陶瓷体的两个端面交替地暴露在电介质层上,上下盖层形成在有源层的上下 形成为覆盖陶瓷体的两端面的第一外部电极和第二外部电极以及从第一外部电极和第二外部电极沿着长度方向向内延伸的有源层的多个第一和第二虚拟电极,以面对第一和第二内部电极 电极。 活性层的中心部分离开陶瓷体的中心部分的速率(B + C)/ A满足1.063≤(B + C)/A≤1.745,其中A为整体的一半 陶瓷体的厚度B为下层和上层的厚度,C为有源层的总厚度的一半。

    Multilayer ceramic electronic component and method for manufacturing the same
    10.
    发明专利
    Multilayer ceramic electronic component and method for manufacturing the same 审中-公开
    多层陶瓷电子元件及其制造方法

    公开(公告)号:JP2013106036A

    公开(公告)日:2013-05-30

    申请号:JP2012173862

    申请日:2012-08-06

    Abstract: PROBLEM TO BE SOLVED: To provide a multilayer ceramic electronic component having low ESL characteristics, while a reduction in IR thereof is prevented by preventing a plating liquid from being impregnated, and a method for manufacturing the multilayer ceramic electronic component.SOLUTION: A multilayer ceramic electronic component according to the present invention includes: a ceramic element assembly having a plurality of dielectric layers laminated therein; first and second internal electrodes formed on at least one surface of each of the dielectric layers within the ceramic element assembly and including first and second lead parts extended so as to be exposed through one surface of the ceramic element assembly, respectively; and first and second external electrodes formed on the one surface of the ceramic element assembly and electrically connected to the first and second internal electrodes through exposed portions of the first and second lead parts, respectively. A ratio of a width of the first or second lead part to a width of the first or second external electrode is in a range of 10-85%.

    Abstract translation: 要解决的问题:提供一种具有低ESL特性的多层陶瓷电子部件,同时通过防止浸渍电镀液来防止IR的降低,以及制造多层陶瓷电子部件的方法。 解决方案:根据本发明的多层陶瓷电子部件包括:陶瓷元件组件,其中层压有多个电介质层; 第一和第二内部电极形成在陶瓷元件组件内的每个电介质层的至少一个表面上,并且包括分别延伸以暴露于陶瓷元件组件的一个表面的第一和第二引线部分; 以及第一和第二外部电极,其形成在陶瓷元件组件的一个表面上,并分别通过第一和第二引线部分的暴露部分电连接到第一和第二内部电极。 第一或第二引线部分的宽度与第一或第二外部电极的宽度的比率在10-85%的范围内。 版权所有(C)2013,JPO&INPIT

Patent Agency Ranking