-
公开(公告)号：JP2017173065A
公开(公告)日：2017-09-28
申请号：JP2016057826
申请日：2016-03-23
申请人： セイコーエプソン株式会社
发明人： 白尾 光
摘要： 【課題】突発的に変更された仕様データを適正な内容に迅速に修正する。 【解決手段】仕様を指定する仕様データをラッチ信号によりラッチして出力するラッチ部と、前記ラッチ部から出力される仕様データに基づいて、相異なる周期で駆動パルスを含む複数の駆動信号の何れかを出力する信号出力部と、前記信号出力部から出力される駆動信号に基づいてモーターを駆動する駆動部と、前記複数の駆動信号のうち前記駆動パルスの周期が最も短い駆動信号における前記各駆動パルスの発生前のタイミングで少なくともアクティブレベルとなるように前記ラッチ信号を生成する制御部とを具備する電子時計。 【選択図】図1
-
公开(公告)号：JP2017166944A
公开(公告)日：2017-09-21
申请号：JP2016051933
申请日：2016-03-16
申请人： カシオ計算機株式会社
摘要： 【課題】より柔軟に日時情報を出力可能な衛星電波受信装置、電波時計、日時情報出力方法、及びプログラムを提供する。 【解決手段】衛星電波受信装置は、衛星電波を受信して受信信号を同定する受信部と、同定された受信信号から第1の日時情報を取得し、第1の日時情報に応じた日時を示す日時通知信号を外部に出力する制御部と、を備え、日時通知信号には、所定のタイミングであることを示すタイミング通知信号が少なくとも含まれ、制御部は、第1の日時情報に応じた日時における各秒の先頭である秒同期点のタイミングを考慮せずに所定のタイミングを定めてタイミング通知信号を出力する。 【選択図】図3
-
公开(公告)号：JP2017116367A
公开(公告)日：2017-06-29
申请号：JP2015251029
申请日：2015-12-24
申请人： カシオ計算機株式会社 , Casio Comput Co Ltd
发明人： MATSUE TSUYOSHI
摘要： 【課題】不要な負荷や電力消費を抑制しつつ正確に時刻情報を取得可能な衛星電波受信装置、電波時計、情報取得方法及びプログラムを提供する。【解決手段】衛星電波受信装置は、衛星電波の受信手段と、受信電波に含まれる符号の配列及び配列の受信タイミングを同定する取得手段とを備え、複数の符号は、各符号値が符号ブロック毎に所定の条件で各々反転され、取得手段は、電波受信タイミングに応じた反転を考慮しない想定符号を定め、受信電波から複数の受信符号を同定し、受信符号の受信タイミングに対して予め設定されたずれ幅内の想定符号と受信符号とを各々照合し、照合結果に係る情報をずれ量毎に複数の受信符号について保持し、符号ブロック毎に一致及び不一致の数が多い方を合致と判定し、複数の符号ブロックにおける合致符号数のずれ量毎の積算値に応じた積算合致数が所定の合致条件を満たすずれ量を同定する。【選択図】図4
-
公开(公告)号：JP2013006465A
公开(公告)日：2013-01-10
申请号：JP2011139229
申请日：2011-06-23
申请人： Denso Corp , 株式会社デンソー
发明人： TAKI MASAYA
CPC分类号： G04G3/00
摘要： PROBLEM TO BE SOLVED: To avoid the effect of the superimposed noise caused by the pulse output on the sampling of input signals in the electronic control device that obtains the input signal while outputting the pulse signal.SOLUTION: A microcomputer of an electronic control unit (ECU) includes: a first timer that generates a pulse output (a); and a second timer that generates the sampling timing of an input signal (b). When the sampling timing of the input signal agrees to the edge timing of the pulse output (c), and the input signal comes to strongly receive the superimposed noise. Then, the sampling timing of the input signal is adjusted by the first timer and the second timer not to agree to the edge timing of the pulse output (d). As a result, the effect of the superimposed noise exerts on the sampling of the input signal can be avoided.
摘要翻译： 要解决的问题：为了避免在输出脉冲信号的同时获得输入信号的电子控制装置中的输入信号的采样，由脉冲输出引起的叠加噪声的影响。 电子控制单元（ECU）的微型计算机包括：产生脉冲输出（a）的第一定时器; 以及产生输入信号（b）的采样定时的第二定时器。 当输入信号的采样定时与脉冲输出（c）的边沿定时一致时，输入信号强烈地接收叠加的噪声。 然后，通过第一定时器调节输入信号的采样定时，并且第二定时器不符合脉冲输出的边沿定时（d）。 结果，可以避免叠加噪声对输入信号的采样的影响。 版权所有（C）2013，JPO＆INPIT
-
公开(公告)号：JPS593388A
公开(公告)日：1984-01-10
申请号：JP11343882
申请日：1982-06-30
发明人： MATSUZAKI RIYUUICHI
IPC分类号： G04G3/00
CPC分类号： G04G3/00
摘要： PURPOSE:To eliminate external mounting parts such as IC by measuring a rate with a logical regulation system and a semiconductor variable capacity element. CONSTITUTION:A semiconductor variable capacity element 22 is stored in the CG side of an oscillation circuit 1 and the oscillation frequency thereof is finely adjusted by applying a voltage to the variable capacitor element. The frequency dividing ratio of a frequency dividing circuit 21 is determined by external switches 10a-10d, and adjusts roughly and stepwise the rate.
摘要翻译： 目的：通过使用逻辑调节系统和半导体可变容量元件测量速率来消除IC等外部安装部件。 构成：将半导体可变电容元件22存储在振荡电路1的CG侧，通过向可变电容器元件施加电压来微调其振荡频率。 分频电路21的分频比由外部开关10a-10d确定，并且大致和逐步地调节速率。
-
公开(公告)号：JP2017161251A
公开(公告)日：2017-09-14
申请号：JP2016043649
申请日：2016-03-07
申请人： セイコーエプソン株式会社
发明人： 野澤 俊之
CPC分类号： G01C21/005 , G01C21/20 , G04B47/06 , G04G3/00 , G01C17/14
摘要： 【課題】目的地へのナビゲーションを指針で実行する時計において、ナビゲーションに必要な情報をユーザーに分かりやすく伝える。 【解決手段】電子時計Wは、指針13と、距離表示針43と、GPS衛星から送信された衛星信号を受信するGPSレシーバー2と、磁気センサー3と、制御部5とを含む。制御部5は、GPSレシーバー2が受信した衛星信号と、磁気センサー3の出力と、目的地の位置を示す目的地情報と、に基づいて目的地の方向を決定し、衛星信号と目的地情報とに基づいて目的地までの距離を決定し、目的地の方向を指針13で指示し、目的地までの距離を距離表示針43で表示する。 【選択図】図7
-
公开(公告)号：JP2017078675A
公开(公告)日：2017-04-27
申请号：JP2015207728
申请日：2015-10-22
申请人： セイコーエプソン株式会社 , Seiko Epson Corp
发明人： MATSUNO ATSUHIKO , TATARA YOSHIHIRO , WAKAMIYA YASUSUKE , OGAWA TOMOHIRO , HATTA AKIRA , FUJINAKA RYOTA
CPC分类号： G04B19/048 , G04B19/06 , G04B47/06 , G04D99/00 , G04G3/00
摘要： 【課題】文字盤目盛や指針の数を増やさずに、ユーザーが判別しやすいように複数の情報を表示することができるウェアラブル端末装置を提供する。【解決手段】ウェアラブル端末装置は、筐体と、筐体に設けられ、文字盤目盛55を有する文字盤50と、第1の時計針10と、第2の時計針20と、第3の時計針30と、第1の時計針10、第2の時計針20及び第3の時計針30の回転を制御する処理部110と、測定値を取得する測定値取得部120と、を含む。そして、処理部110は、文字盤目盛55において、測定値の下限値に対応する位置に第1の時計針10を配置し、測定値の上限値に対応する位置に第2の時計針20を配置し、測定値に対応する位置に第3の時計針30を配置する制御を行う。【選択図】図1
-
-
公开(公告)号：JP2011013120A
公开(公告)日：2011-01-20
申请号：JP2009158220
申请日：2009-07-02
发明人： OGASAWARA KENJI , TAKAKURA AKIRA , MANAKA SABURO , SAKUMOTO KAZUSANE , SHIMIZU HIROSHI , MOTOMURA CHIKASHI , NOGUCHI ERIKO , KATO KAZUO , HASEGAWA TAKANORI , IHASHI TOMOHIRO , YAMAMOTO KOSUKE
摘要： PROBLEM TO BE SOLVED: To achieve size reduction without adding a special constitution for confirming a mode, and to achieve short-time confirmation.SOLUTION: In response to a system reset signal RESET inputted into a system reset port 109, a control circuit 103 sets a general-purpose output port 108 at a high level. Then, when a mode A is set in an electronic clock integrated circuit 100, the control circuit sets the general-purpose output port 108 to a low level after an elapse of a first time, and when a mode B is set, the control circuit sets the general-purpose output port 108 at a low level after the elapse of a second time. In this manner, a mode information signal having a pulse width corresponding to the mode is outputted from the general-purpose output port 108.
摘要翻译： 要解决的问题：为了实现尺寸减小，而不增加用于确认模式的特殊结构，并实现短时确认。解决方案：响应输入到系统复位端口109的系统复位信号RESET，控制电路103设置 高级别的通用输出端口108。 然后，当在电子时钟集成电路100中设置模式A时，控制电路在第一次经过之后将通用输出端口108设置为低电平，并且当设置模式B时，控制电路 在通过第二次之后将通用输出端口108设置为低电平。 以这种方式，从通用输出端口108输出具有对应于该模式的脉冲宽度的模式信息信号。
-
公开(公告)号：JPS5975165A
公开(公告)日：1984-04-27
申请号：JP18600182
申请日：1982-10-25
申请人： Hitachi Ltd
发明人： HAYASHI YOSHIHIKO
IPC分类号： G01R31/28 , G01R31/319 , G04G3/00
CPC分类号： G04G3/00
摘要： PURPOSE:To reduce the number of phase generators by generating plural phase signals by a single phase generator. CONSTITUTION:A times memory 23 is stored with the number of generated phase signals 18 and when a timing selection signal 20 is inputted, the number is loaded in a times counter 24. At the same time, an AND gate 28 is opened. On the other hand, the contents of a phase memory 30 are read out by a test period signal 16 and the phase of output from a counter 31 is controlled minutely by a 1-clock delay 32 and a delay line 33. Every time one phase signal 18 is outputted, the phase counter 31 fetched information from the phase memory 30 and next signal 18 is outputted. Then, loading from the memory 30 to the phase counter 31 is not performed thereafter.
摘要翻译： 目的：通过单相发生器产生多相信号来减少相位发生器的数量。 构成：一次存储器23被存储有产生的相位信号18的数量，并且当输入定时选择信号20时，该数量被加载到时间计数器24中。同时，与门28打开。 另一方面，相位存储器30的内容由测试周期信号16读出，并且来自计数器31的输出相位被1时钟延迟32和延迟线33微调。每当一个相位 输出信号18，相位计数器31从相位存储器30取出信息，输出下一个信号18。 然后，不再进行从存储器30向相位计数器31的加载。
-
-
-
-
-
-
-
-
-
搜索结果
31 条记录 (耗时 0.027 秒)
