利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

9 条记录 (耗时 0.018 秒)

    定電圧回路及び発振装置
    4.
    发明专利
    定電圧回路及び発振装置 审中-公开
    恒电压电路和振荡器件

    公开(公告)号：JP2016146050A

    公开(公告)日：2016-08-12

    申请号：JP2015022427

    申请日：2015-02-06

    申请人： エスアイアイ・セミコンダクタ株式会社

    发明人： 村田 正哉 ,  見谷 真 ,  渡邊 考太郎

    IPC分类号： H03B5/32 ,  G05F3/24

    CPC分类号： H03B5/364 ,  H03B2200/0082

    摘要： 【課題】低電源電圧時においてリーク電流を検出して安定した電源電圧レベルの電圧を出力する定電圧回路及びそれを用いた水晶発振回路を提供する。 【解決手段】定電圧回路10にゲートとソースを接地したリーク電流モニター用PMOSトランジスタを有するリーク電流検出回路30を備え、リーク電流を検出した場合に、定電圧電源であっても定電圧回路の出力トランジスタのゲートにオンするのに十分な電圧を印加出来る構成とした。 【選択図】図1

    摘要翻译： 要解决的问题：提供一种能够在低电源电压期间检测泄漏电流以输出具有电源电压电平的稳定电压的恒压电路，以及使用其的晶体振荡电路。解决方案：恒压电路 图10包括漏电流检测电路30，漏电流检测电路30包括具有接地到恒压电路的栅极和源极的漏电流监视PMOS晶体管。 当检测到漏电流时，即使恒压电源也可以施加足够的电压来接通恒压电路的输出晶体管的栅极。图1：

    半導体装置
    5.
    发明专利
    半導体装置 审中-公开
    半导体器件

    公开(公告)号：JP2016092181A

    公开(公告)日：2016-05-23

    申请号：JP2014224329

    申请日：2014-11-04

    申请人： エスアイアイ・セミコンダクタ株式会社

    发明人： 三室 陽一 ,  渡邊 考太郎 ,  南 志昌

    IPC分类号： H01L21/60

    CPC分类号： H01L23/3178 ,  H01L21/563 ,  H01L29/0657 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/92125 ,  H01L23/562

    摘要： 【課題】回路基板に半導体チップを実装するフリップチップ実装において、両者の間に充填される封止剤の熱膨張係数は、半導体チップのそれより大きいため、温度サイクルなどの環境試験において、大きな熱応力が半導体チップにかかり、スクライブ領域上に残存する酸化膜とシリコンの界面を起点として、クラックが生じる場合がある。そこで、クラックが生じにくいフリップチップ実装された半導体装置を提供する。 【解決手段】クラックの起点となり得るスクライブ領域上に残存する酸化膜とシリコンの界面を取り除くため、スクライブ領域上に酸化膜が存在しない構造とし、その状態でフリップ実装を行う。その結果、半導体チップの端部において、回路基板、封止剤、シリコン基板が積層された状態となる。 【選択図】図1

    摘要翻译： 要解决的问题：为了提供一种倒装芯片安装的半导体器件，其不可能引起裂纹，以解决在诸如用于安装半导体的倒装芯片安装的温度循环的环境测试中对半导体芯片施加大的热应力的问题 因为填充在电路板和半导体芯片之间的间隙中的密封剂的热膨胀系数大于电路板和半导体芯片之间的间隙的热膨胀系数，所以在电路板上的芯片有时裂纹从保留在划线区域上的氧化膜与硅之间的界面开始， 半导体芯片。解决方案：在半导体器件中，为了去除残留在刻划区域上的氧化膜和作为裂纹的可能起点的硅之间的界面，在划线区域上不存在氧化膜的结构是 在这种状态下执行建立和倒装芯片安装。 结果，在半导体芯片的一端制作电路板，密封剂和硅衬底。图示：图1