公开(公告)号：JP5893696B2

公开(公告)日：2016-03-23

申请号：JP2014184876

申请日：2014-09-11

申请人： クゥアルコム・インコーポレイテッド ,  QUALCOMM INCORPORATED

发明人： ゲイリー・ジェイ.・バランタイン

IPC分类号： H03L7/093 ,  H03L7/08

CPC分类号： H03C3/0983 ,  H03C3/0933 ,  H03C3/0941 ,  H03C3/095 ,  H03C3/0966

公开(公告)号：JP2016015743A

公开(公告)日：2016-01-28

申请号：JP2015157374

申请日：2015-08-07

申请人： クゥアルコム・インコーポレイテッド ,  QUALCOMM INCORPORATED

发明人： ライ・カン・レウン ,  チューチャーン・ナラソング

IPC分类号： H03L7/08

CPC分类号： H04L27/20 ,  H03C3/0941 ,  H03C3/095 ,  H03C3/0975

摘要： 【課題】2点変調デジタル位相ロックループ回路を提供する。 【解決手段】複数の周波数間で切替え可能なサンプリングクロック入力を含む。低域通過変調データを受信するフィードバック経路内のシグマデルタ変調器540、高域通過変調データを受信する電圧モードデジタルアナログ変換器(VDAC)568、フィードバック経路及びVDACの出力部に結合されたアナログ電圧制御発振器528、フィードバック経路、サンプリングクロック及びループフィルタ536に結合された位相デジタル変換器(PDC)534を含む。 【選択図】図5

摘要翻译： 要解决的问题：提供两点调制数字锁相环电路。解决方案：电路包括可在多个频率之间切换的采样时钟输入。 该电路包括：接收低通调制数据的反馈路径中的Σ-Δ调制器540; 接收高通调制数据的电压模式数模转换器（VDAC）568; 耦合到反馈路径的模拟压控振荡器528和VDAC的输出部分; 以及耦合到反馈路径的相位数字转换器（PDC）534，采样时钟和环路滤波器536。

公开(公告)号：JP2014506761A

公开(公告)日：2014-03-17

申请号：JP2013553518

申请日：2012-02-08

申请人： クゥアルコム・インコーポレイテッドQualcomm Incorporated

发明人： レウン、ライ・カン ,  ナラソング、チューチャーン

IPC分类号： H03L7/08 ,  H03L7/06 ,  H03L7/091

CPC分类号： H04L27/20 ,  H03C3/0941 ,  H03C3/095 ,  H03C3/0975

摘要： ２点変調デジタル位相ロックループ回路が開示される。 本回路は、複数の周波数間で切替え可能なサンプリングクロック入力を含む。 本回路は、低域通過変調データを受信するフィードバック経路内のシグマデルタ変調器も含む。 本回路は、高域通過変調データを受信する電圧モードデジタルアナログ変換器（ＶＤＡＣ）も含む。 本回路は、フィードバック経路およびＶＤＡＣの出力部に結合されたアナログ電圧制御発振器も含む。 本回路は、フィードバック経路、サンプリングクロックおよびループフィルタに結合された位相デジタル変換器（ＰＤＣ）も含む。

公开(公告)号：JP2012525795A

公开(公告)日：2012-10-22

申请号：JP2012508749

申请日：2010-04-29

申请人： クゥアルコム・インコーポレイテッドQualcomm Incorporated

发明人： ジェン、ジフェン ,  バランタイン、ギャリー・ジョン ,  フィリポビック、ダニエル・エフ．

IPC分类号： H03L7/08 ,  H03L7/06 ,  H03L7/093

CPC分类号： H03L7/089 ,  H03C3/0916 ,  H03C3/0941 ,  H03C3/095 ,  H03C3/0966 ,  H03L7/085

摘要： A digital phase-locked loop (DPLL) supporting two-point modulation is described. In one design, the DPLL includes a phase-to-digital converter and a loop filter operating in a loop, a first processing unit for a lowpass modulation path, and a second processing unit for a highpass modulation path. The first processing unit receives an input modulating signal and provides a first modulating signal to a first point inside the loop after the phase-to-digital converter and prior to the loop filter. The second processing unit receives the input modulating signal and provides a second modulating signal to a second point inside the loop after the loop filter. The first processing unit may include an accumulator that accumulates the input modulating signal to convert frequency to phase. The second processing unit may include a scaling unit that scales the input modulating signal with a variable gain.

公开(公告)号：JPWO2009041516A1

公开(公告)日：2011-01-27

申请号：JP2009534369

申请日：2008-09-25

申请人： アンリツ株式会社

发明人： 克幸 柳沼 ,  克幸 柳沼 ,  匡則 西小原 ,  匡則 西小原

IPC分类号： H03C3/00 ,  G01R31/30 ,  H03L7/093 ,  H03L7/183 ,  H04L25/02

CPC分类号： G01R31/31709 ,  H03C3/095 ,  H03C3/0966

摘要： 位相同期ループに位相変調をかける構成のジッタ発生装置であって、第1の変調信号にレベル制御を施して位相同期ループのジッタ付加部および分周比変動手段に印加する第1および第2のレベル制御部と、所望のジッタに関するパラメータを設定するパラメータ設定部と、直交変調器と、切換部と、制御部とをさらに備え、前記制御部は、前記切換部を第1の状態に切り換えた場合には、前記所望のジッタが前記位相同期ループの出力信号に付加されたローカル信号が前記直交変調器を通過するように前記第1および第2のレベル制御部を制御し、前記第2の状態に切り換えた場合には、前記出力信号にジッタが付加されないで前記直交変調器に入力される無変調のローカル信号に第2の変調信号に基づいて直交変調をかけて出力されるように前記第1および第2のレベル制御部を制御する。

公开(公告)号：JP4514932B2

公开(公告)日：2010-07-28

申请号：JP2000321122

申请日：2000-10-20

申请人： フリースケール セミコンダクター インコーポレイテッド

发明人： ケルビン・イー・マッコーロー ,  ジェームス・ジョン・カサータ

IPC分类号： H03C3/00 ,  H03C3/09 ,  H03L7/08 ,  H03L7/089 ,  H03L7/18 ,  H03L7/187 ,  H04L7/033

CPC分类号： H03C3/0991 ,  H03C3/095 ,  H03L7/0893 ,  H03L7/18

公开(公告)号：JP4452410B2

公开(公告)日：2010-04-21

申请号：JP2000605310

申请日：2000-03-16

申请人： パナソニック株式会社

发明人： サンダー・ウェンデル ,  サンダー・ブライアン

IPC分类号： H03B28/00 ,  H03L7/08 ,  H03C3/00 ,  H03C3/09 ,  H03L7/085 ,  H03L7/089 ,  H03L7/18

CPC分类号： H03C3/0991 ,  H03C3/0933 ,  H03C3/0941 ,  H03C3/095 ,  H03C3/0966 ,  H03L7/085 ,  H03L7/0891 ,  H03L7/1806

公开(公告)号：JP2009177685A

公开(公告)日：2009-08-06

申请号：JP2008016107

申请日：2008-01-28

申请人： Toshiba Corp ,  株式会社東芝

发明人： KOBAYASHI HIROYUKI

IPC分类号： H03C3/00 ,  H03L7/18

CPC分类号： H03C3/0941 ,  H03C3/095 ,  H03C3/0975

摘要： PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit for communication capable of improving the accuracy of frequency modulation and of phase modulation. SOLUTION: This semiconductor integrated circuit for communication includes a first multiplier for outputting a carrier frequency control value obtained by multiplying the output of a loop filer by a first coefficient; a second multiplier for outputting a modulation frequency control value obtained by multiplying modulation frequency data by a second coefficient; and a fourth arithmetic unit for adding the carrier frequency control value to the modulation frequency control value, and outputting an oscillator control value as the addition result. The second coefficient Km is in a relation of Km=Kc+A×Fmod/Fref, where Kc is the first coefficient; A is a correction term (real number); Fmod is the modulation frequency; and Fref is the reference frequency. COPYRIGHT: (C)2009,JPO&INPIT

摘要翻译： 要解决的问题：提供一种用于提高频率调制和相位调制精度的通信的半导体集成电路。 该通信用半导体集成电路包括：第一乘法器，用于输出通过将环路滤波器的输出乘以第一系数而获得的载波频率控制值; 第二乘法器，用于输出通过将调制频率数据乘以第二系数而获得的调制频率控制值; 以及第四运算单元，用于将所述载波频率控制值与所述调制频率控制值相加，并输出振荡器控制值作为相加结果。 第二系数Km是Km = Kc + A×Fmod / Fref的关系，其中Kc是第一系数; A是修正项（实数）; Fmod是调制频率; Fref是参考频率。 版权所有（C）2009，JPO＆INPIT

公开(公告)号：JPWO2007046304A1

公开(公告)日：2009-04-23

申请号：JP2007540950

申请日：2006-10-13

申请人： パナソニック株式会社

发明人： 前田　昌克 ,  昌克 前田 ,  薫 石田 ,  石田　　薫

IPC分类号： H03C3/00 ,  H03L7/107 ,  H04L27/12

CPC分类号： H03C3/0925 ,  H03C3/0941 ,  H03C3/095 ,  H03C3/0966 ,  H03C3/0983

摘要： 電圧制御発振器のf−V特性の測定を短時間で行うことができるFM変調器を提供する。特性測定タイミング制御部(110)が、搬送波周波数の遷移過程において、VCO(Voltage Controlled Oscillator)(103)のf−V特性を測定する開始タイミング及び終了タイミングを補正部(108)に通知することにより、補正部(108)は、VCO(103)のf−V特性の測定を短時間で行うことができる。

公开(公告)号：JPWO2006085585A1

公开(公告)日：2008-06-26

申请号：JP2006526478

申请日：2006-02-09

申请人： 松下電器産業株式会社

发明人： 平野　俊介 ,  俊介 平野

IPC分类号： H03L7/197 ,  H03C5/00 ,  H04B1/04 ,  H04L27/36

CPC分类号： H03F1/0222 ,  H03C3/0925 ,  H03C3/0933 ,  H03C3/0941 ,  H03C3/095 ,  H03F2200/331 ,  H04B1/0483

摘要： 短時間でBB位相変調信号とBB振幅変調信号のタイミング調整を完了し得る2点変調方式のポーラ変調を用いた送信変調装置を提供する。PLL回路によって2点変調を行う位相変調部(10)に、PLL回路をオープンループにするスイッチ(17)を設け、第1の遅延部(5)によってBB位相変調信号とBB振幅変調信号の同期ズレを補正する場合は、スイッチ(17)をOFFしてPLL回路をオープンループするようにした。