-
公开(公告)号：JP2019174458A
公开(公告)日：2019-10-10
申请号：JP2019046449
申请日：2019-03-13
申请人： テクトロニクス・インコーポレイテッド , TEKTRONIX,INC.
发明人： ジャン・ピー・ピーターズ・ウィーム
摘要： 【課題】単一の試験測定装置で、複数のDUTの測定を行う。 【解決手段】管理デバイス220には、1つ以上のプロセッサと、リクエスト・デバイス222からリクエストを受け、これらリクエストをリクエスト・キューとして記憶するメモリがある。各リクエストは、DUT214の識別情報と要求された測定方法を含む。1つ以上のプロセッサは、リクエスト・キューからリクエストを受け、DUT214の識別情報に基づいて、複数のポートからDUT214と関連する1つのポートを選択するよう光スイッチに指示する命令を生成し、リクエストから要求された測定方法を特定し、要求された測定方法及び被試験デバイスの識別情報に基づいて、要求された測定方法を実行するよう試験測定装置を設定する命令を生成する。 【選択図】図2
-
公开(公告)号：JP2017009607A
公开(公告)日：2017-01-12
申请号：JP2016121863
申请日：2016-06-20
发明人： 湯 振興
IPC分类号： G01R13/28
摘要： 【課題】被測定信号のサンプリングと解析を同時に行えるマルチ分析システム及びマルチ分析計を提供する。 【解決手段】マルチ分析システム及びそのマルチ分析計は単一のプローブを使用し、ゲインユニットと併用して一組の被測定信号を二組の同じ被測定信号に複製してそれぞれロジック分析モジュール及びプロトコル分析モジュールに伝送し、被測定信号を同時にロジック分析モジュールによるサンプリング及びプロトコル分析モジュールによる解析できるようにした後、サンプリング結果及び解析結果はそれぞれ第1伝送インタフェース及び第2伝送インタフェース経由して第1記憶ユニット及び第2記憶ユニットに保存される。 【選択図】図1
摘要翻译： 提供一种多的分析系统和多分析器能够同时被测量的信号的进行取样和分析。 多分析系统和使用单个探针，分别逻辑分析模块和复制的一组信号其多分析仪在结合测定与增益单元两套相同的信号来测量 根据逻辑分析模块同时测量的信号通过采样和协议分析模块允许分析之后，经由发送到协议分析模块，首先，取样结果和分析结果，每个第一传输接口，并且所述第二传输接口1 据存储在存储单元和第二存储单元。 点域1
-
公开(公告)号：JP5603171B2
公开(公告)日：2014-10-08
申请号：JP2010191329
申请日：2010-08-27
发明人： ケネス・ピー・ドビンズ
CPC分类号： G01R31/3167
-
-
公开(公告)号：JP5299671B2
公开(公告)日：2013-09-25
申请号：JP2008224372
申请日：2008-09-02
申请人： 横河電機株式会社
发明人： 亨 福澤
摘要： PROBLEM TO BE SOLVED: To provide a serial bus trigger circuit for outputting uniform pulses without use of a high-capacity memory. SOLUTION: The serial bus trigger circuit includes: an amplifier for inputting a signal transferred on a serial bus in units of frame, and adjusting a level of the signal; a comparator for binarizing a signal output from the amplifier; an input section for detecting a level of a signal output from the comparator; a bit rate synchronization section for detecting a synchronization/asynchronous property of a bit rate based on a signal output from the input section; a frame synchronization section for detecting a synchronization/asynchronous property of a frame based on a signal output from the bit rate synchronization circuit; a data comparison section for comparing a data to be compared, and detecting a match/mismatch with data of the frame; and a status storage register for storing the signals output from the input section, the bit rate synchronization section, the frame synchronization section and the data comparison section. COPYRIGHT: (C)2010,JPO&INPIT
-
公开(公告)号：JP2011128160A
公开(公告)日：2011-06-30
申请号：JP2010283603
申请日：2010-12-20
发明人： TRAN QUE THUY
CPC分类号： G01R31/31716 , H04L12/40013
摘要： PROBLEM TO BE SOLVED: To provide a circuit for masking blanking primitive.
SOLUTION: A blanking primitive masking circuit includes a detection and handling circuit 206 that receives data containing blanking primitives. The detection and handling circuit 206 generates a dynamic blanking signal when blanking primitives are detected. A comparator 210 receives reference data 256 from the memory 208, the delayed data 222, and the dynamic blanking signal 260. The comparator 210 compares the reference data 256 with the delayed data 222, and generates bit error output signals from mismatched reference data 256 bits and delayed data 222 bits when the dynamic blanking signal from the detection and handling circuit 206 is absent. The bit error output signals are not generated when the blanking primitive is in the delay data 222 and the dynamic blanking signal is present.
COPYRIGHT: (C)2011,JPO&INPIT摘要翻译： 要解决的问题：提供用于掩蔽消隐原语的电路。 消隐原语屏蔽电路包括检测和处理电路206，其接收包含消隐原语的数据。 当检测到消隐原语时，检测和处理电路206产生动态消隐信号。 比较器210从存储器208接收参考数据256，延迟数据222和动态消隐信号260.比较器210将参考数据256与延迟数据222进行比较，并从不匹配的参考数据256位产生位错误输出信号 并且当来自检测和处理电路206的动态消隐信号不存在时延迟数据222位。 当消隐原语在延迟数据222中并且存在动态消隐信号时，不产生位错误输出信号。 版权所有（C）2011，JPO＆INPIT
-
公开(公告)号：JP2010091457A
公开(公告)日：2010-04-22
申请号：JP2008262594
申请日：2008-10-09
申请人： Yokogawa Electric Corp , 横河電機株式会社
发明人： MORITA KAZUNORI , KATO SEIJI
摘要： PROBLEM TO BE SOLVED: To provide a waveform measurement device which is reduced in the size and cost. SOLUTION: The waveform measurement device 1 includes ADCs 21-24 for respectively sampling analog signals input from analog signal input terminals T11-T14, a data processing circuit 30 for applying predetermined processing to data output from the ADCs 21-24 and digital signals input from a digital signal input terminal T20, and a display circuit 50 for displaying an image according to waveform data output from the data processing circuit 30 on a display 60. The data processing circuit 30 has a selection circuit 32 for selecting one of the data output from the ADC 24 and the digital signal input from the digital signal input terminal T20 and applies predetermined processing only to the signal selected by the selection circuit 32. COPYRIGHT: (C)2010,JPO&INPIT
摘要翻译： 要解决的问题：提供减小尺寸和成本的波形测量装置。 解决方案：波形测量装置1包括用于分别从模拟信号输入端T11-T14输入的模拟信号采样的ADC 21-24，用于对从ADC 21-24输出的数据进行预定处理的数据处理电路30和数字 从数字信号输入端子T20输入的信号;以及显示电路50，用于根据从数据处理电路30输出的波形数据在显示器60上显示图像。数据处理电路30具有选择电路32，用于选择 从ADC24输出的数据和从数字信号输入端T20输入的数字信号，仅对选择电路32选择的信号进行预定处理。（C）2010，JPO＆INPIT
-
公开(公告)号：JP2008197106A
公开(公告)日：2008-08-28
申请号：JP2008031099
申请日：2008-02-12
IPC分类号： G01R13/28
CPC分类号： G01R13/0236 , G01R31/3177
摘要： PROBLEM TO BE SOLVED: To show a plurality of data channels collected as a group, to indicate which group is selected, and to indicate a channel in the group.
SOLUTION: This test and measurement instrument for receiving and displaying the plurality of data channels shows the plurality of data channels on a display means, groups two or more displayed data channels with a grouping means, and shows the grouped data channels by an indicating means. The indication displayed by the indicating means applies to the group of mutually related data channels, and the indicating means has a head positioned near the group, and a tail for surrounding the plurality of data channels. When the group is selected, at least a part of the indication is emphasized.
COPYRIGHT: (C)2008,JPO&INPIT摘要翻译： 要解决的问题：显示作为一组收集的多个数据信道，以指示哪个组被选择并且指示组中的频道。 解决方案：用于接收和显示多个数据通道的测试和测量仪器在显示装置上显示多个数据通道，用分组装置组合两个或更多个显示的数据通道，并且通过一个 指示手段。 由指示装置显示的指示适用于相互关联的数据信道组，并且指示装置具有靠近该组的头部，以及围绕该多个数据信道的尾部。 当选择组时，强调指示的至少一部分。 版权所有（C）2008，JPO＆INPIT
-
公开(公告)号：JP4115282B2
公开(公告)日：2008-07-09
申请号：JP2003000642
申请日：2003-01-06
发明人： ケリー・エフ・キャシング , ジョン・エフ・スツープス , ジョン・シー・カルバン , マーク・エー・ゲスフォード , マーク・ダブリュー・ナイティンゲール , マリー・オッタム
IPC分类号： G01R13/28 , G01R1/04 , G01R1/067 , G01R13/20 , G01R31/319
CPC分类号： G01R31/31922 , G01R1/0408 , G01R1/06772
-
公开(公告)号：JP2007127635A
公开(公告)日：2007-05-24
申请号：JP2006293194
申请日：2006-10-27
IPC分类号： G01R13/28
CPC分类号： H03M7/3066 , G01R31/31921
摘要： PROBLEM TO BE SOLVED: To accumulate input digital logic signal information more than memory capacity without losing important information, by compressing logic samples in real time before accumulating them in a capturing memory in capturing the logic samples.
SOLUTION: A capturing circuit 105 samples input digital logic signals and generates logic samples. A compression circuit 140 accumulates the logic samples into a compression code, and accumulates them in the capturing memory 115. A wave form drawing circuit 120 converts the compression code into a waveform image, accumulates them in a display memory 125, and displays them on a display device 130.
COPYRIGHT: (C)2007,JPO&INPIT摘要翻译： 要解决的问题：为了在不丢失重要信息的情况下累积输入数字逻辑信号信息，而不会丢失重要信息，通过在捕获逻辑采样之前将其累加到捕获存储器中实时压缩逻辑采样。 解决方案：捕获电路105对输入的数字逻辑信号进行采样并产生逻辑采样。 压缩电路140将逻辑采样积累成压缩码，并将它们积累在捕获存储器115中。波形绘制电路120将压缩码转换为波形图像，将其积累在显示存储器125中，并将它们显示在 显示装置130.版权所有（C）2007，JPO＆INPIT
-
-
-
-
-
-
-
-
-
搜索结果
1230 条记录 (耗时 0.027 秒)
