웨이퍼 이송위치 측정 범위를 최소화하는 트랜스퍼 모듈
    51.
    发明授权

    公开(公告)号:KR101408164B1

    公开(公告)日:2014-06-17

    申请号:KR1020120153281

    申请日:2012-12-26

    发明人: 박세운 황상욱

    IPC分类号: H01L21/677 H01L21/68

    摘要: The present invention relates to a transfer module and, more specifically, to a transfer module in which a position of a wafer is accurately measured and the center of the wafer is accurately located in the center of a mounting portion of a process module by minimizing a measuring range of position coordinates of the wafer, which passes through an opening formed on a coupling surface of the transfer module, to be limited within a space between the top surface and the bottom surface of the opening. Thereby, accurate processing of the wafer in the process module can be conducted.

    摘要翻译: 本发明涉及一种转印模块,更具体地说,涉及一种转印模块,其中晶片的位置被精确地测量,并且晶片的中心精确地位于处理模块的安装部分的中心, 通过形成在传送模块的耦合表面上的开口的晶片的位置坐标的测量范围被限制在开口的顶表面和底表面之间的空间内。 因此,可以进行处理模块中的晶片的精确处理。

    기판정렬장치
    52.
    发明公开
    기판정렬장치 有权
    用于对准基板的装置

    公开(公告)号:KR1020140067422A

    公开(公告)日:2014-06-05

    申请号:KR1020120134629

    申请日:2012-11-26

    发明人: 박만우

    IPC分类号: H01L21/68 H01L21/677 G02F1/13

    摘要: The present invention relates to a substrate aligning device which is characterized by including transferring units which transfer substrates; sensing units which sense the misalignment of the substrates; injecting units which inject high-pressure air to align the substrates in a preset direction; and a control unit which receives signals from the sensing units and then controls the operation of the injecting units. Therefore, by using high-pressure air, the substrate aligning device can minimize damage to the substrates that might occur in an existing mechanical aligning method.

    摘要翻译: 本发明涉及一种基板对准装置,其特征在于,包括传送基板的转印单元; 感测单元,其感测基板的未对准; 注入单元,其注入高压空气以使预定方向的基板对齐; 以及控制单元,其从感测单元接收信号,然后控制喷射单元的操作。 因此,通过使用高压空气,基板对准装置可以使现有机械对准方法中可能发生的对基板的损坏最小化。

    로봇 이송 장비들을 위한 시간 최적화 궤적들
    53.
    发明公开
    로봇 이송 장비들을 위한 시간 최적화 궤적들 审中-实审
    用于机器人传输设备的时间优化TRAJECTORIES

    公开(公告)号:KR1020140063715A

    公开(公告)日:2014-05-27

    申请号:KR1020147007271

    申请日:2012-08-30

    IPC分类号: G06F19/00

    摘要: 적어도 하나의 경로 세그먼트의 시작점으로부터 상기 적어도 하나의 경로 세그먼트의 종결점을 향하여 이어진 상기 적어도 하나의 경로 세그먼트를 따르는, 로봇 매니퓰레이터의 순방향 시간 최적화 궤적을 생성하고; 상기 적어도 하나의 경로 세그먼트의 종결점으로부터 상기 적어도 하나의 경로 세그먼트의 시작점을 향하여 이어진 상기 적어도 하나의 경로 세그먼트를 따르는, 상기 매니퓰레이터의 역방향 시간 최적화 궤적을 생성하고; 위치-속도 관성계 상에서, 상기 순방향 및 역방향 시간 최적화 궤적들 사이에 실질적으로 불연속성이 없도록 상기 순방향 및 역방향 시간 최적화 궤적들을 결합하는 평탄화 브릿지를 사용하여 상기 적어도 하나의 경로 세그먼트의 상기 순방향 및 역방향 궤적들이 함께 블렌딩(blend)된, 완전한 시간 최적화 궤적을 얻기 위하여 상기 순방향 및 역방향 시간 최적화 궤적들을 결합하는 것을 포함하는, 상기 적어도 하나의 경로 세그먼트를 포함하는 이송 경로를 구비한, 상기 로봇 매니퓰레이터 용, 시간 최적화 궤적 생성 방법.

    적층 장치 및 집적 회로 소자의 적층 방법

    公开(公告)号:KR101389249B1

    公开(公告)日:2014-04-24

    申请号:KR1020137017690

    申请日:2005-01-07

    IPC分类号: H01L23/12 H01L23/538

    摘要: 회로 패턴 및 전극이 형성되어 복수의 칩이 연속해 있는 칩 집합체를 서로 적층하는 적층 장치는 칩 집합체를 재치하고, 각각 임의로 이동할 수 있는 복수의 스테이지와, 복수의 스테이지 각각에 재치된 칩 집합체의, 적층시의 칩 집합체로의 가열에 의해 변화하는 각 칩의 전극 위치 예상 변화량을 기억하는 기억 수단과, 기억 수단으로부터의 각 칩의 전극 위치 예상 변화량과, 칩 집합체에 형성된 각 칩의 위치 정보를 기초로, 적층시에 있어서 복수의 스테이지의 상호 위치를 설정하고, 복수의 스테이지의 적어도 일방을 제어하는 제어 수단을 갖는다.

    워크 유지기구
    56.
    发明公开
    워크 유지기구 有权
    工作控制机制

    公开(公告)号:KR1020140042838A

    公开(公告)日:2014-04-07

    申请号:KR1020140029254

    申请日:2014-03-12

    IPC分类号: H01L21/677 B65G49/07

    摘要: A workpiece holder which maintains the horizontality of a flat workpiece is combined to a workpiece returning device. The workpiece holder includes a base member for supporting a workpiece, and multiple guide members prepared on the base member. Each guide member has a shaft, a contact portion, and a limiting portion. The shaft is supported by the base member to be rotated. When the workpiece is placed on top of the base member, the contact portion, as a lever which rotates around the shaft, becomes in contact with the bottom side of the workpiece border, and is pushed out downward. The limiting portion, as a lever which rotates around the shaft, is raised upward, so as to be oriented to the side of the workpiece border, when the contact portion descends.

    摘要翻译: 保持平坦工件的水平度的工件保持器组合到工件返回装置。 工件保持器包括用于支撑工件的基部构件和准备在基部构件上的多个引导构件。 每个引导构件具有轴,接触部分和限制部分。 轴由基部构件支撑以旋转。 当工件被放置在基部构件的顶部时,作为围绕轴旋转的杆的接触部分与工件边界的底侧接触并向下推动。 当接触部分下降时,作为围绕轴旋转的杠杆的限制部分被向上升高,以便被定向到工件边界的侧面。

    반도체 칩 적층을 위한 정렬 인식 장치 및 이의 형성 방법
    59.
    发明公开

    公开(公告)号:KR1020140020507A

    公开(公告)日:2014-02-19

    申请号:KR1020120087040

    申请日:2012-08-09

    发明人: 정유신

    IPC分类号: H01L21/02 H01L23/538

    摘要: The present invention relates to an alignment recognition device for laminating semiconductor chips and a forming method thereof and more specifically, to an alignment recognition device for laminating semiconductor chips and a forming method thereof which are capable of correctly recognizing an attachment location when an upper chip is laminated on a lower chip by forming a dummy type alignment recognition member in the lower chip. That is, the present invention is to provide the alignment recognition device for laminating semiconductor chips and the forming method thereof which are capable of correctly performing the alignment of the upper chip relative to the lower chip by forming more dummy penetration silicon via and exposing them without nickel/gold plating when a plurality of penetration silicon via is formed in the lower chip and by recognizing a dummy through silicon via as a reference mark for the alignment in an optical camera when the upper chip is laminated on the lower chip. [Reference numerals] (AA) Alignment of a conductive bump and the center of a penetration silicon via

    摘要翻译: 本发明涉及用于层压半导体芯片的对准识别装置及其形成方法,更具体地,涉及一种用于层压半导体芯片的对准识别装置及其形成方法,其能够在上芯片为 通过在下部芯片中形成虚拟型对准识别部件来层叠在下部芯片上。 也就是说,本发明是提供一种用于层压半导体芯片的对准识别装置及其形成方法,其能够通过形成更多的虚拟穿透硅并且暴露它们而无需正确地执行上芯片相对于下芯片的对准,而没有 当在下部芯片上形成多个穿透硅通孔时,通过在下部芯片上层叠上部芯片,通过将光通过的硅芯片作为基准标记来识别光学照相机的对准标记。 (附图标记)(AA)导电凸块与穿透硅通孔的中心的对准

    적층 장치 및 집적 회로 소자의 적층 방법
    60.
    发明授权
    적층 장치 및 집적 회로 소자의 적층 방법 有权
    用于堆叠集成电路设备的堆叠设备和方法

    公开(公告)号:KR101359514B1

    公开(公告)日:2014-02-10

    申请号:KR1020127027485

    申请日:2005-01-07

    IPC分类号: H01L23/12 H01L23/538

    摘要: 회로 패턴 및 전극이 형성되어 복수의 칩이 연속해 있는 칩 집합체를 서로 적층하는 적층 장치는 칩 집합체를 재치하고, 각각 임의로 이동할 수 있는 복수의 스테이지와, 복수의 스테이지 각각에 재치된 칩 집합체의, 적층시의 칩 집합체로의 가열에 의해 변화하는 각 칩의 전극 위치 예상 변화량을 기억하는 기억 수단과, 기억 수단으로부터의 각 칩의 전극 위치 예상 변화량과, 칩 집합체에 형성된 각 칩의 위치 정보를 기초로, 적층시에 있어서 복수의 스테이지의 상호 위치를 설정하고, 복수의 스테이지의 적어도 일방을 제어하는 제어 수단을 갖는다.