公开(公告)号：KR100462537B1

公开(公告)日：2004-12-18

申请号：KR1020030001589

申请日：2003-01-10

Applicant: 미쓰비시덴키 가부시키가이샤 ,  료덴 세미컨덕터 시스템 엔지니어링 (주)

Inventor： 나라자키아쓰시 ,  우류우카쓰미

IPC: H01L21/336

CPC classification number: H01L29/7813 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/66348 ,  H01L29/7397 ,  H01L29/7811

Abstract: A second trench (105b) is formed inside a semiconductor layer (102), penetrating a base layer (103) and moreover extends along a second direction (D2) while being connected to one end portion of each first portion (P1) of a first trench (105a) extending along a first direction (D1). A second gate control electrode (107b) is connected to a first gate control electrode (107a) at the one end portion, filling the inside of the second trench (105b). A gate contact portion (109) extending along the second direction (D2) exposes part of an upper surface of the second gate control electrode (107b). A gate aluminum electrode (108) is connected to the second gate control electrode (107b) through the gate contact portion (109), protruding outside beyond an end (103e) of the base layer (103) by a distance (W0).

Abstract translation: 第二沟槽（105b）形成在半导体层（102）内部，穿透基层（103）并且此外沿着第二方向（D2）延伸，同时连接到第一部分（P1）的第一部分 沟槽（105a）沿着第一方向（D1）延伸。 第二栅极控制电极（107b）在一个端部连接到第一栅极控制电极（107a），填充第二沟槽（105b）的内部。 沿第二方向（D2）延伸的栅极接触部分（109）暴露第二栅极控制电极（107b）的部分上表面。 栅极铝电极（108）通过栅极接触部分（109）连接到第二栅极控制电极（107b），从基层（103）的端部（103e）向外突出一段距离（W0）。

公开(公告)号：KR100427153B1

公开(公告)日：2004-04-14

申请号：KR1020010079166

申请日：2001-12-14

Applicant: 미쓰비시덴키 가부시키가이샤 ,  료덴 세미컨덕터 시스템 엔지니어링 (주)

Inventor： 나가타니히로유키 ,  다니구치고지

IPC: H01L21/76

CPC classification number: H01L21/76235

Abstract: A trench is formed by performing an anisotropic etching treatment on a silicon substrate with the use of a mask pattern including a pad oxide film, a polysilicon film, and a silicon nitride film formed on the silicon substrate, as a mask. Next, the side surface of the polysilicon film is retreated by etching so that the part of an oxide film formed on the side surface of the polysilicon film may not be hung over the part of an oxide film formed on the side surface of the pad oxide film. Next, an oxide film is formed by performing a thermal oxidation treatment on the inner wall surface of the trench including the exposed side surface of the polysilicon film. This produces a semiconductor device that prevents voids from being formed in a trench isolation structure.

Abstract translation: 通过使用包括衬垫氧化膜，多晶硅膜和硅衬底上形成的氮化硅膜的掩模图案作为掩模，在硅衬底上执行各向异性蚀刻处理来形成沟槽。 接下来，通过蚀刻使多晶硅膜的侧表面后退，使得在多晶硅膜的侧表面上形成的氧化物膜的部分可以不悬挂在形成在衬垫氧化物的侧表面上的氧化物膜的部分上 电影。 接下来，通过对包括多晶硅膜的暴露侧表面的沟槽的内壁表面进行热氧化处理来形成氧化物膜。 这产生了防止在沟槽隔离结构中形成空隙的半导体器件。

公开(公告)号：KR1020030066291A

公开(公告)日：2003-08-09

申请号：KR1020020054898

申请日：2002-09-11

Applicant: 미쓰비시덴키 가부시키가이샤 ,  료덴 세미컨덕터 시스템 엔지니어링 (주)

Inventor： 후루야케이이치 ,  야마모토후미토시 ,  테라시마토모히데

IPC: H01L21/76

CPC classification number: H01L21/761 ,  H01L27/0623

Abstract: 인덕턴스 L의 성분을 갖는 부하의 역기전력에 기인한 디바이스의 오동작을 억제한다. P형 실리콘 기판 상에 형성된 에피택셜층과, 에피택셜층을 소자형성영역의 N-에피층(4)과 무효영역의 N-에피층(2)으로 분리하는 P+ 확산층(3)과, 무효영역의 N-에피층(2)과 P+ 확산층(3)을 전기적으로 접속하는 알루미늄 배선(6)을 구비한다. 무효영역의 N-에피층(2)과 P+ 확산층(3)을 동전위로 할 수 있기 때문에, 인덕턴스 L의 부하의 역기전력에 의해 소자형성영역에 전자가 주입된 경우라도, P+ 확산층(3)으로부터 무효영역으로의 전자의 공급을 억제할 수 있다.

公开(公告)号：KR1020030051154A

公开(公告)日：2003-06-25

申请号：KR1020020041994

申请日：2002-07-18

Applicant: 미쓰비시덴키 가부시키가이샤 ,  료덴 세미컨덕터 시스템 엔지니어링 (주)

Inventor： 카미우라유키 ,  카와타히로유키 ,  토비마쓰히로시 ,  오다코우지 ,  사와다마히토 ,  시바타코우지

IPC: H01L21/311

CPC classification number: H01L21/76802 ,  H01L21/31144 ,  H01L21/76832 ,  H01L24/05 ,  H01L2924/351 ,  H01L2924/00

Abstract: PURPOSE: To provide a method for manufacturing a semiconductor device by which the separation of a polyimide film from a film which is subjected to isotropic etching is prevented when the polyimide film is turned into imide by a heat treatment and the separation of deposits adhering to the side walls of the films by anisotropic etching is prevented. CONSTITUTION: A silicon nitride film 4 is subjected to isotropic etching by using a polyimide film 5 on which a specified pattern is formed as a mask. Then before anisotropic etching of a silicon oxide film 3, the polyimide film 5 is turned into imide by a heat treatment. At this time, since no deposits produced by dry etching exhibiting anisotropy adhere to the side walls of the films, the polyimide film 5 is never separated from the silicon nitride film 4 when the polyimide film 5 is turned into imide by a heat treatment. Also, deposits are never separated after adhering to the side walls of the films.

Abstract translation: 目的：提供一种制造半导体器件的方法，通过该方法，当通过热处理将聚酰亚胺膜变成酰亚胺时，防止聚酰亚胺膜与进行各向同性蚀刻的膜分离，并且将附着于 通过各向异性蚀刻防止了膜的侧壁。 构成：通过使用其上形成指定图案的聚酰亚胺膜5作为掩模，对氮化硅膜4进行各向同性蚀刻。 然后在氧化硅膜3的各向异性蚀刻之前，通过热处理将聚酰亚胺膜5变成酰亚胺。 此时，由于没有显示各向异性的干蚀刻产生的沉积物附着在膜的侧壁上，所以当通过热处理将聚酰亚胺膜5变成酰亚胺时，聚酰亚胺膜5不会与氮化硅膜4分离。 此外，沉积物在粘附到膜的侧壁之后不会分离。

公开(公告)号：KR1020030038336A

公开(公告)日：2003-05-16

申请号：KR1020020043857

申请日：2002-07-25

Applicant: 미쓰비시덴키 가부시키가이샤 ,  료덴 세미컨덕터 시스템 엔지니어링 (주)

Inventor： 마쓰오카타케루 ,  후쿠이쇼이치 ,  마사미쓰타케시

IPC: H01L21/3205

CPC classification number: H01L21/823475 ,  H01L21/76895 ,  H01L23/535 ,  H01L2924/0002 ,  Y10S257/903 ,  H01L2924/00

Abstract: PURPOSE: To prevent the generation of metal residues during etching a wiring layer on an inter-layer insulation film even when a design rule is decreased. CONSTITUTION: A plurality of MOS type FET elements 14 and 16 are disposed on a semiconductor substrate 12, an inter-lower-layer insulation film 20 is disposed thereon, and a through-hole 22 extending from gate electrodes 14c of a plurality of FET elements through source drain regions 14b and 16a is formed in the inter-lower-layer insulation film 20. Local wiring 24 is embedded in the through-hole 22, and the gate electrodes 14c and source drain regions 14b and 16a are interconnected, and an inter-upper-layer insulation film 20 is disposed on the local wiring 24 and the inter-lower-layer insulating film 20, and an upper electrode layer 28 is disposed on the surface of the inter-upper-layer insulation film 26.

Abstract translation: 目的：为了防止在蚀刻层间绝缘膜上的布线层时产生金属残留物，即使设计规则减小。 构成：在半导体基板12上配置多个MOS型FET元件14,16，在其上配置有下层间绝缘膜20，从多个FET元件的栅电极14c延伸的贯通孔22 通过源极漏极区域14b和16a形成在层间绝缘膜20中。局部布线24嵌入在通孔22中，并且栅极电极14c和源极漏极区域14b和16a互连， 上层绝缘膜20设置在局部布线24和下层绝缘膜20之间，上电极层28设置在层间绝缘膜26的表面上。

公开(公告)号：KR1020030025786A

公开(公告)日：2003-03-29

申请号：KR1020020028675

申请日：2002-05-23

Applicant: 미쓰비시덴키 가부시키가이샤 ,  료덴 세미컨덕터 시스템 엔지니어링 (주)

Inventor： 카나이카즈오

IPC: G06K7/10

CPC classification number: G06F3/016 ,  G06F1/1626 ,  G06F1/1684 ,  G06Q20/203

Abstract: PURPOSE: To provide a handy terminal device that can generate a sign by vibration and sound at free timing and can generate a vibration and a sound of a free pattern. CONSTITUTION: The handy terminal device comprises a display, input keys, a sounder, a vibrator and an optical reader and hardware, and incorporates basic software (OS) for controlling operations of the hardware and application software adapted to a purpose of use of a user in a control part. The application software has a function of commanding a vibration and a sound.

Abstract translation: 目的：提供一种方便的终端设备，可以在自由时间通过振动和声音产生符号，并可产生自由模式的振动和声音。 构成：便利的终端设备包括显示器，输入键，发声器，振动器和光学读取器和硬件，并且包括用于控制适于使用用户的硬件和应用软件的操作的基本软件（OS） 在控制部分。 应用软件具有指挥振动和声音的功能。

公开(公告)号：KR100354304B1

公开(公告)日：2002-09-28

申请号：KR1020000049483

申请日：2000-08-25

Applicant: 미쓰비시덴키 가부시키가이샤 ,  료덴 세미컨덕터 시스템 엔지니어링 (주)

Inventor： 유즈리하고지로 ,  시미즈슈 ,  다나카다모츠 ,  야노다카시

IPC: H01L21/8247

Abstract: 본 발명은 동일한 레지스트 패턴에 의해 건식 에칭 및 습식 에칭을 연속적으로 실행할 때에, 변질된 레지스트 표면층이 벗겨지지 않도록 개량된 반도체 장치의 제조 방법을 제공하는 것을 주요한 목적으로 한다.
반도체 기판(1) 상에 절연막(2)과 도전층(3)을 순차적으로 형성한다. 도전층(3)상에 레지스트 패턴(4)을 형성한다. 레지스트 패턴(4)을 마스크로 이용하여 도전층(3)을 건식 에칭한다. 레지스트 패턴(4)의 표층부를 일부 깎는다. 레지스트 패턴(4)을 마스크로 이용하여 절연막(2)을 습식 에칭한다.

公开(公告)号：KR1020020033491A

公开(公告)日：2002-05-07

申请号：KR1020010035831

申请日：2001-06-22

Applicant: 미쓰비시덴키 가부시키가이샤 ,  료덴 세미컨덕터 시스템 엔지니어링 (주)

Inventor： 나라자끼아쯔시

IPC: H01L27/04

CPC classification number: H01L29/66106 ,  H01L24/05 ,  H01L27/0255 ,  H01L29/7808 ,  H01L29/866 ,  H01L2224/45124 ,  H01L2924/00014 ,  H01L2924/12035 ,  H01L2924/12036 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/00 ,  H01L2224/48

Abstract: PURPOSE: To reduce parasitic resistance in a Zener diode for input protection, and to increase the gate insulating film protection function in the Zener diode. CONSTITUTION: An insulating film 103 in the arrangement region of the Zener diode has a plurality of groove sections 108 successively aligned in the extension direction D1 of each semiconductor region composing the diode. Each groove section 108 is extended in a width direction D2 of each semiconductor region, and has a depth T3. Each semiconductor region is provided on an upper surface 111S of the insulating film 103. As a result, each semiconductor region has a plurality of uneven shapes aligned in the extension direction D1, the Zener diode has a perimeter length not only in the horizontal direction D1 but also a vertical one D3, and pn junction area in the Zener diode is increased.

Abstract translation: 目的：减少用于输入保护的齐纳二极管的寄生电阻，并增加齐纳二极管中的栅极绝缘膜保护功能。 构成：在齐纳二极管的配置区域中的绝缘膜103具有多个在构成二极管的每个半导体区域的延伸方向D1上排列的槽部分108。 每个槽部分108在每个半导体区域的宽度方向D2上延伸，并且具有深度T3。 每个半导体区域设置在绝缘膜103的上表面111S上。结果，每个半导体区域具有沿延伸方向D1排列的多个不均匀形状，齐纳二极管的周长不仅在水平方向D1 而且也是垂直的D3，并且齐纳二极管中的pn结面积增加。

公开(公告)号：KR100302930B1

公开(公告)日：2001-11-02

申请号：KR1019980037531

申请日：1998-09-11

Applicant: 미쓰비시덴키 가부시키가이샤 ,  료덴 세미컨덕터 시스템 엔지니어링 (주)

Inventor： 마츠오히로시 ,  오다다쿠지 ,  요코야마유이치 ,  마에다기요시 ,  이노우에신야 ,  야마모토유지

IPC: H01L21/306

Abstract: 에칭방법에 관한 것으로서, 패턴의 측벽부에 있어서 충분한 막두께를 갖는 실리콘질화막을 얻을 수 있도록 개량된 에칭방법을 제공하기 위해서, 단차가 있는 패턴의 측벽에 자기정합적으로 실리콘질화막의 사이드월스페이서를 형성하는 에칭방법으로서, 패턴을 피복하도록 형성된 실리콘질화막을 CH
2 F
2 와 O
2 를 함유하는 혼합가스의 플라즈마를 사용해서 드라이에칭하는 공정을 구비한다.
이것에 의해, 선택비를 산소분압에 의해 용이하게 변화시킬 수 있고, 핫캐리어의 발생을 억제하면서 실리콘질화막의 사이드월을 더욱 높게 남길 수 있으며, 또 홀바닥의 에칭속도가 높아지고 속도의 제어가 가능하게 된다는 효과가 얻어진다.

公开(公告)号：KR1020010081946A

公开(公告)日：2001-08-29

申请号：KR1020000061818

申请日：2000-10-20

Applicant: 미쓰비시덴키 가부시키가이샤 ,  료덴 세미컨덕터 시스템 엔지니어링 (주)

Inventor： 다나까,미끼히로 ,  이시바시,다께오

IPC: H01L21/027

Abstract: PURPOSE: To provide a fine pattern forming material and method which prevent the occurrence of pattern defects such as defective opening independently of acid components presence in the air in a clean room in which processing is carried out and do not cause an error in opening dimensions due to a partial increase of the thickness of a crosslinked film (framing amount). CONSTITUTION: The top of a base resist pattern capable of supplying an acid is coated with a framing material which is crosslinked when the acid is supplied to the material. A prescribed amount of a weak acid or a compound which generates an acid by thermal decomposition has been added to the framing material. The acid supplied by heating is transferred from the inside of the base resist pattern to the inside of the framing material and a crosslinked layer produced at the interface is formed as a layer coating the base resist pattern to thicken the resist pattern and to reduce the hole diameter and separation width of the resist.

Abstract translation: 目的：提供一种精细的图案形成材料和方法，其防止在执行加工的洁净室中，独立于空气中存在的酸成分而导致不良开口的发生，并且不会导致开口尺寸误差 交联膜的厚度部分增加（成框量）。 构成：能够供给酸的基底抗蚀剂图案的顶部涂覆有当将酸供应到材料时交联的框架材料。 通过热分解产生酸的规定量的弱酸或化合物已经添加到框架材料中。 通过加热提供的酸从基底抗蚀剂图案的内部转移到框架材料的内部，并且在界面处制造的交联层形成为涂覆基底抗蚀图案的层，以增厚抗蚀剂图案并减少孔 抗蚀剂的直径和分离宽度。