公开(公告)号：KR101861713B1

公开(公告)日：2018-05-29

申请号：KR1020137004045

申请日：2011-07-26

Applicant: 미쯔비시 가스 케미칼 컴파니, 인코포레이티드

Inventor： 시마다,켄지 ,  마츠나가,히로시 ,  아베,코지로 ,  야마다,켄지

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/401 ,  C09K13/06 ,  C09K13/08 ,  H01L21/02068 ,  H01L21/28079 ,  H01L21/31111 ,  H01L21/32134 ,  H01L21/82345 ,  H01L21/823842 ,  H01L29/66545

Abstract: 실리콘자연산화막, 나아가실리콘으로이루어진더미게이트를선택적으로에칭함으로써, 고정도, 고품질의트랜지스터를수율좋게제조하는방법을제공한다. 기판상에, 적어도고유전재료막과그 표면에실리콘자연산화막을갖는실리콘으로이루어진더미게이트가적층된더미게이트적층체, 상기적층체의측면을덮도록마련되는사이드월, 및상기사이드월을덮도록마련되는층간절연막을갖는구조체를이용하고, 소정의에칭액을이용하는에칭공정을가지면서, 상기더미게이트를알루미늄금속게이트로교체하는것을특징으로하는트랜지스터의제조방법이다.

公开(公告)号：KR1020140008995A

公开(公告)日：2014-01-22

申请号：KR1020127032348

申请日：2011-10-18

Applicant: 미쯔비시 가스 케미칼 컴파니, 인코포레이티드

Inventor： 카마다,쿄코 ,  야마다,켄지 ,  마츠나가,히로시

IPC: C11D7/36 ,  C11D7/26 ,  C11D7/32 ,  C11D7/50 ,  C11D7/60

CPC classification number: H01L21/02074 ,  C11D7/06 ,  C11D7/261 ,  C11D7/36 ,  C11D11/0047

Abstract: [과제] 반도체 회로 소자의 제조 공정에 있어서, 반도체 기판 표면의 화학적 기계적 연마(CMP) 후, 잔사 및 오염물질을 제거하는 세정용 액체 조성물, 그리고 이를 이용한 세정 방법을 제공하는 것에 있다. [해결수단] 본 발명의 세정용 액체 조성물은, 4급 암모늄 하이드록사이드와, 1-에티닐-1-시클로헥산올과, 착화제와, 디에틸렌 트리아민 펜타메틸렌 포스폰산과, 물을 포함하면서, pH가 9~13이다. 본 발명의 세정용 액체 조성물을 이용하여 세정함으로써, 반도체 회로 소자의 제조 공정이나 환경에 유래하는 오염, 부식, 산화, 이물의 발생으로부터 보호함으로써, 청정한 배선 표면을 얻을 수 있다.

公开(公告)号：KR1020130093604A

公开(公告)日：2013-08-22

申请号：KR1020137004045

申请日：2011-07-26

Applicant: 미쯔비시 가스 케미칼 컴파니, 인코포레이티드

Inventor： 시마다,켄지 ,  마츠나가,히로시 ,  아베,코지로 ,  야마다,켄지

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/401 ,  C09K13/06 ,  C09K13/08 ,  H01L21/02068 ,  H01L21/28079 ,  H01L21/31111 ,  H01L21/32134 ,  H01L21/82345 ,  H01L21/823842 ,  H01L29/66545

Abstract: According to the present invention, there is provided a process for producing a transistor having a high precision and a high quality with a high yield by selectively etching a natural silicon oxide film, and further by selectively etching a dummy gate made of silicon. The present invention relates to a process for producing a transistor using a structural body which includes a substrate, and a dummy gate laminate formed by laminating at least a high dielectric material film and a dummy gate made of silicon having a natural silicon oxide film on a surface thereof, a side wall disposed to cover a side surface of the laminate and an interlayer insulating film disposed to cover the side wall which are provided on the substrate, said process including an etching step using a specific etching solution and thereby replacing the dummy gate with an aluminum metal gate.