-
公开(公告)号:KR101861713B1
公开(公告)日:2018-05-29
申请号:KR1020137004045
申请日:2011-07-26
Applicant: 미쯔비시 가스 케미칼 컴파니, 인코포레이티드
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/401 , C09K13/06 , C09K13/08 , H01L21/02068 , H01L21/28079 , H01L21/31111 , H01L21/32134 , H01L21/82345 , H01L21/823842 , H01L29/66545
Abstract: 실리콘자연산화막, 나아가실리콘으로이루어진더미게이트를선택적으로에칭함으로써, 고정도, 고품질의트랜지스터를수율좋게제조하는방법을제공한다. 기판상에, 적어도고유전재료막과그 표면에실리콘자연산화막을갖는실리콘으로이루어진더미게이트가적층된더미게이트적층체, 상기적층체의측면을덮도록마련되는사이드월, 및상기사이드월을덮도록마련되는층간절연막을갖는구조체를이용하고, 소정의에칭액을이용하는에칭공정을가지면서, 상기더미게이트를알루미늄금속게이트로교체하는것을특징으로하는트랜지스터의제조방법이다.
-
公开(公告)号:KR101797162B1
公开(公告)日:2017-11-13
申请号:KR1020137006756
申请日:2011-07-26
Applicant: 미쯔비시 가스 케미칼 컴파니, 인코포레이티드
IPC: H01L21/306 , H01L21/336 , H01L29/78 , H01L21/308
CPC classification number: C09K13/00 , H01L21/02068 , H01L21/28079 , H01L21/30604 , H01L21/32134 , H01L21/823842 , H01L29/66545
Abstract: 본발명은, 실리콘으로이루어진더미게이트를제거하여하프늄, 지르코늄, 티타늄, 탄탈, 또는텅스텐을포함하는금속게이트로교체하는방법으로, 적어도고유전재료막과상기금속게이트로이루어진적층체를가지는트랜지스터를제조하는방법에있어서, 상기실리콘으로이루어진더미게이트의에칭에이용되며, 암모니아, 디아민, 및일반식(1)로표시되는폴리아민으로부터선택되는적어도 1종인알칼리화합물을 0.1~40중량%, 소정의다가알코올, 및환원성을갖지않는당류로부터선택되는적어도 1종인다가알코올을 0.01~40중량%, 그리고물 40~99.89중량%를함유하는실리콘에칭액과, 이것을이용한트랜지스터의제조방법이다.
Abstract translation: 本发明中,作为一种方法来代替金属栅包括除去硅铪,锆,钛,钽或钨的伪栅极,以及至少具有由金属栅极的层叠体和介电材料膜的晶体管 用于制造的方法,来蚀刻由硅,氨,二胺的伪栅极,以及至少一个构件的碱性化合物为0.1〜40重量%的由式(1),的一个预定的方式所表示的多胺选择 醇,和多元醇,由具有按重量计不还原为0.01〜40%的糖中的至少一种构件,以及用于制造硅蚀刻液,使用含有40〜99.89%(重量)相同的水的晶体管的方法。
-
3.질화티탄 제거용 액체 조성물 및 이것을 이용한 반도체소자의 세정방법, 그리고 반도체소자의 제조방법 审中-实审
Title translation: 用于除去硝酸钛的液体组合物,使用其的半导体元件清洁方法和半导体元件制造方法公开(公告)号:KR1020160111903A
公开(公告)日:2016-09-27
申请号:KR1020167010489
申请日:2015-01-23
Applicant: 미쯔비시 가스 케미칼 컴파니, 인코포레이티드
IPC: C11D11/00 , H01L21/3213 , H01L21/02 , H01L21/311 , C11D3/00 , C11D3/12 , C11D3/24 , C23G1/06 , C23G1/10
CPC classification number: C11D11/0047 , C11D1/006 , C11D1/29 , C11D1/345 , C11D3/0073 , C11D3/3947 , C11D7/08 , C11D7/10 , C11D7/3209 , C11D7/36 , C23G1/061 , C23G1/106 , H01L21/02063 , H01L21/31144 , H01L21/32134 , H01L21/76814 , C11D3/122 , C11D3/245
Abstract: 본발명에따르면, 질화티탄, 텅스텐및 저유전율층간절연막을갖는기판으로부터, 텅스텐및 저유전율층간절연막을부식시키는일 없이, 질화티탄을제거하고, (A)과망간산칼륨, 퍼옥소이황산암모늄, 퍼옥소이황산칼륨, 및퍼옥소이황산나트륨으로이루어진군으로부터선택되는적어도 1종인산화제, (B)불소화합물, 및 (C)텅스텐방식제를포함하고, 또한 pH값이 0~4인액체조성물로서, 상기 (C)텅스텐방식제가, 알킬아민및 그의염, 플루오로알킬아민및 그의염 등으로이루어진 C1화합물군으로부터선택되는 2종이상의상이한화합물을포함하거나, 혹은, 상기 C1화합물군으로부터선택되는 1종이상과, 폴리옥시알킬렌알킬아민, 폴리옥시알킬렌플루오로알킬아민등으로이루어진 C2화합물군으로부터선택되는 1종이상을포함하며, 상기 (A)산화제에있어서의과망간산칼륨의농도가 0.001~0.1질량%이고, 상기 (B)불소화합물의농도가 0.01~1질량%인, 상기액체조성물을제공할수 있다.
Abstract translation: 本发明提供了一种液体组合物,其从基底上除去氮化钛,而不会腐蚀钨或还存在于所述基底上的低k层间电介质。 所述液体组合物的pH在0和4之间,包括以下物质:至少一种选自高锰酸钾,过二硫酸铵,过二硫酸钾和过二硫酸钠的氧化剂(A) 氟化合物(B); 和钨防腐剂(C)。 钨腐蚀防止剂(C)含有至少两种选自由烷基胺,其盐,氟代烷基胺,其盐等组成的化合物(C1)中的不同化合物,或含有至少一种选自以下的化合物 化合物(C1)和至少一种选自由聚氧化烯烷基胺,聚氧化烯氟烷基胺等组成的化合物(C2)的化合物。 上述氧化剂(A)中的高锰酸钾的质量浓度为0.001〜0.1质量%,上述氟化合物(B)的质量浓度为0.01〜1质量%。
-
4.
公开(公告)号:KR1020150030196A
公开(公告)日:2015-03-19
申请号:KR1020147033486
申请日:2013-06-06
Applicant: 미쯔비시 가스 케미칼 컴파니, 인코포레이티드
IPC: C11D7/06 , C11D7/32 , G03F7/42 , H01L21/02 , H01L21/311
CPC classification number: C11D11/0047 , C11D3/044 , C11D3/28 , C11D3/30 , C11D3/43 , C11D7/06 , C11D7/3209 , C11D7/3281 , G03F7/425 , H01L21/02063 , H01L21/02071 , H01L21/308 , H01L21/31111 , H01L21/31133 , H01L21/76814 , H01L21/76838 , G03F7/42
Abstract: [과제] 반도체소자의 제조공정에 있어서, 저유전율 층간절연막, 구리 혹은 구리합금 등의 배선재료, 배리어메탈과 배리어절연막의 데미지를 억제하고, 피처리물 표면의 오가노실록산계 박막, 드라이에칭 잔사 및 포토레지스트를 제거하는 세정용 액체 조성물 그리고 이를 이용한 반도체소자의 세정방법 및 이를 이용한 반도체소자의 제조방법을 제공하는 것을 목적으로 한다.
[해결수단] 본 발명의 반도체소자의 제조에 이용되는 세정용 액체 조성물은, 0.05~25질량%의 4급 암모늄 수산화물과, 0.001~1.0질량%의 수산화칼륨과, 5~85질량%의 수용성 유기용매와, 0.0005~10질량%의 피라졸류를 포함하는 것이다.-
公开(公告)号:KR1020140017483A
公开(公告)日:2014-02-11
申请号:KR1020137006756
申请日:2011-07-26
Applicant: 미쯔비시 가스 케미칼 컴파니, 인코포레이티드
IPC: H01L21/306 , H01L21/336 , H01L29/78 , H01L21/308
CPC classification number: C09K13/00 , H01L21/02068 , H01L21/28079 , H01L21/30604 , H01L21/32134 , H01L21/823842 , H01L29/66545 , H01L29/66234 , H01L29/76825 , H01L29/78609
Abstract: 본 발명은, 실리콘으로 이루어진 더미 게이트를 제거하여 하프늄, 지르코늄, 티타늄, 탄탈, 또는 텅스텐을 포함하는 금속 게이트로 교체하는 방법으로, 적어도 고유전 재료막과 상기 금속 게이트로 이루어진 적층체를 가지는 트랜지스터를 제조하는 방법에 있어서, 상기 실리콘으로 이루어진 더미 게이트의 에칭에 이용되며, 암모니아, 디아민, 및 일반식(1)로 표시되는 폴리아민으로부터 선택되는 적어도 1종인 알칼리 화합물을 0.1~40중량%, 소정의 다가 알코올, 및 환원성을 갖지 않는 당류로부터 선택되는 적어도 1종인 다가 알코올을 0.01~40중량%, 그리고 물 40~99.89중량%를 함유하는 실리콘 에칭액과, 이것을 이용한 트랜지스터의 제조 방법이다.
-
公开(公告)号:KR102200494B1
公开(公告)日:2021-01-08
申请号:KR1020167010489
申请日:2015-01-23
Applicant: 미쯔비시 가스 케미칼 컴파니, 인코포레이티드
IPC: C11D11/00 , H01L21/3213 , H01L21/02 , H01L21/311 , C11D3/00 , C11D3/12 , C11D3/24 , C23G1/06 , C23G1/10
Abstract: 본발명에따르면, 질화티탄, 텅스텐및 저유전율층간절연막을갖는기판으로부터, 텅스텐및 저유전율층간절연막을부식시키는일 없이, 질화티탄을제거하고, (A)과망간산칼륨, 퍼옥소이황산암모늄, 퍼옥소이황산칼륨, 및퍼옥소이황산나트륨으로이루어진군으로부터선택되는적어도 1종인산화제, (B)불소화합물, 및 (C)텅스텐방식제를포함하고, 또한 pH값이 0~4인액체조성물로서, 상기 (C)텅스텐방식제가, 알킬아민및 그의염, 플루오로알킬아민및 그의염 등으로이루어진 C1화합물군으로부터선택되는 2종이상의상이한화합물을포함하거나, 혹은, 상기 C1화합물군으로부터선택되는 1종이상과, 폴리옥시알킬렌알킬아민, 폴리옥시알킬렌플루오로알킬아민등으로이루어진 C2화합물군으로부터선택되는 1종이상을포함하며, 상기 (A)산화제에있어서의과망간산칼륨의농도가 0.001~0.1질량%이고, 상기 (B)불소화합물의농도가 0.01~1질량%인, 상기액체조성물을제공할수 있다.
-
7.반도체소자를 세정하기 위한 알칼리토류 금속을 포함하는 세정액, 및 이것을 이용한 반도체 소자의 세정방법 审中-实审
Title translation: 一种含有用于清洗半导体元件的碱土金属的清洗液以及使用该清洗液的半导体元件的清洗方法公开(公告)号:KR1020170083026A
公开(公告)日:2017-07-17
申请号:KR1020177008637
申请日:2015-10-02
Applicant: 미쯔비시 가스 케미칼 컴파니, 인코포레이티드
CPC classification number: C11D7/105 , C11D7/02 , C11D7/26 , C11D17/08 , H01L21/02063 , H01L21/31116 , H01L21/31133 , H01L21/31144 , H01L21/76814 , C11D11/0047 , C11D3/046 , H01L21/02052
Abstract: 본발명에의하면, 저유전율막(Low-k막)과, 10원자% 이상의티탄을포함하는재료및 10원자% 이상의텅스텐을포함하는재료로부터선택되는 1 이상을갖는반도체소자의표면의드라이에칭잔사및 포토레지스트를제거하는세정액으로서, 과산화물, 과염소산및 과염소산염으로이루어진군으로부터선택되는 1종이상의산화제 0.002~50질량%, 알칼리토류금속화합물 0.000001~5질량% 및물을포함하는, 상기세정액을제공할수 있다.
Abstract translation: 根据本发明,所述低介电常数膜(Low-k膜),并且具有第一或由一种材料更选自包括的材料和10原子%以上的钨的含有至少10原子%的钛的半导体元件的表面上的干式蚀刻残渣 并且可以作为用于除去光致抗蚀剂,提供能过氧化物,高氯酸和高氯酸盐,包含第一氧化剂0.002〜50质量%,碱土类金属化合物0.000001至5%在纸张质量mitmul的清洗液的清洗液是从包括以下各项的组中选择的 有。
-
8.코발트의 데미지를 억제한 반도체 소자의 세정액, 및 이것을 이용한 반도체 소자의 세정방법 审中-实审
Title translation: 的半导体装置的洗涤液抑制钴的损坏,以及使用该清洗半导体器件的方法公开(公告)号:KR1020170083025A
公开(公告)日:2017-07-17
申请号:KR1020177008629
申请日:2015-10-02
Applicant: 미쯔비시 가스 케미칼 컴파니, 인코포레이티드
CPC classification number: C11D11/0047 , C11D7/04 , C11D7/06 , C11D7/08 , C11D7/10 , C11D7/105 , C11D7/12 , C11D7/32 , C11D7/3209 , C11D7/3218 , C11D7/3281 , H01L21/02041 , H01L21/0206 , H01L21/02063 , H01L21/30604 , H01L21/308 , H01L21/31133 , C11D3/0073 , C11D3/044 , C11D3/28 , C11D3/30 , H01L21/02052
Abstract: 본발명에따르면, (1)코발트또는코발트합금을포함하는재료, 혹은 (2)코발트또는코발트합금및 텅스텐을포함하는재료와, 저유전율층간절연막을갖는반도체소자의표면의드라이에칭잔사를제거하는세정액으로서, 알칼리금속화합물 0.001~7질량%, 과산화물 0.005~35질량%, 방식제 0.005~10질량%, 알칼리토류금속화합물 0.000001~1질량% 및물을포함하는, 상기세정액을제공할수 있다.
Abstract translation: 按照本发明,(1)含有钴或钴合金,或(2)钴或包含钴合金的材料,和钨,半导体器件的表面上去除具有低介电常数层间绝缘膜的干蚀刻残渣的材料 作为清洗液,和(重量)的碱金属化合物的0.001〜7%,过氧化物0.005〜35质量%,防腐0.005〜10质量%,它可被提供给含有碱土金属化合物0.000001〜1质量%mitmul的清洗液。
-
公开(公告)号:KR1020130114083A
公开(公告)日:2013-10-16
申请号:KR1020137004129
申请日:2011-07-26
Applicant: 미쯔비시 가스 케미칼 컴파니, 인코포레이티드
IPC: C09K13/00 , H01L21/308 , H01L21/28 , H01L21/336
CPC classification number: H01L21/30604 , H01L21/02068 , H01L21/32134 , H01L29/51 , H01L29/66545 , H01L29/78 , C09K13/00 , C09K13/06 , H01L21/00 , H01L21/28 , H01L21/308
Abstract: 본 발명은, 실리콘으로 이루어진 더미 게이트를 제거하여 알루미늄 금속 게이트로 교체하는 방법으로, 적어도 고유전 재료막과 알루미늄 금속 게이트로 이루어진 적층체를 갖는 트랜지스터를 제조하는 방법에 있어서, 상기 실리콘으로 이루어진 더미 게이트의 에칭에 이용되며, 상기 실리콘으로 이루어진 더미 게이트를 선택적으로 에칭하는 에칭액, 및 이를 이용한 트랜지스터의 제조 방법을 제공한다. 상기한 실리콘으로 이루어진 더미 게이트의 에칭에 이용되며, 암모니아, 디아민, 및 일반식(1)으로 표시되는 폴리아민으로부터 선택되는 적어도 1종인 알칼리 화합물을 0.1~40중량%, 일반식(2)으로 표시되는 다가 알코올로부터 선택되는 적어도 1종을 5~50중량%, 그리고 물을 40~94.9중량%로 함유하는 실리콘 에칭액과, 이것을 이용한 트랜지스터의 제조 방법이다.
-
公开(公告)号:KR1020130093604A
公开(公告)日:2013-08-22
申请号:KR1020137004045
申请日:2011-07-26
Applicant: 미쯔비시 가스 케미칼 컴파니, 인코포레이티드
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/401 , C09K13/06 , C09K13/08 , H01L21/02068 , H01L21/28079 , H01L21/31111 , H01L21/32134 , H01L21/82345 , H01L21/823842 , H01L29/66545
Abstract: According to the present invention, there is provided a process for producing a transistor having a high precision and a high quality with a high yield by selectively etching a natural silicon oxide film, and further by selectively etching a dummy gate made of silicon. The present invention relates to a process for producing a transistor using a structural body which includes a substrate, and a dummy gate laminate formed by laminating at least a high dielectric material film and a dummy gate made of silicon having a natural silicon oxide film on a surface thereof, a side wall disposed to cover a side surface of the laminate and an interlayer insulating film disposed to cover the side wall which are provided on the substrate, said process including an etching step using a specific etching solution and thereby replacing the dummy gate with an aluminum metal gate.
-
-
-
-
-
-
-
-
-