公开(公告)号：KR101893653B1

公开(公告)日：2018-08-30

申请号：KR1020160134224

申请日：2016-10-17

Applicant: 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

Inventor： 황이쥰 ,  시에텅헝 ,  요웅바오루

IPC: H01L29/66 ,  H01L29/78 ,  H01L29/423

CPC classification number: H01L29/41791 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/28247 ,  H01L21/31105 ,  H01L21/76895 ,  H01L21/76897 ,  H01L21/823431 ,  H01L21/823475 ,  H01L21/823481 ,  H01L27/0886 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/401 ,  H01L29/41783 ,  H01L29/66545 ,  H01L29/66795

Abstract: 반도체소자는핀 구조체, 제1 및제2 게이트구조체, 소스/드레인영역, 소스/드레인접촉부, 세퍼레이터, 소스/드레인접촉부와접촉되는플러그및 플러그와접촉되는배선을포함한다. 핀구조체는격리절연층으로부터돌출되어제1 방향으로연장된다. 제1 및제2 게이트구조체는제1 핀구조체위에형성되어제1 방향을가로지르는제2 방향으로연장된다. 소스/드레인영역은제1 및제2 게이트구조체사이에배치된다. 층간절연층은제1 핀구조체, 제1 및제2 게이트구조체및 소스/드레인영역위에배치된다. 제1 소스/드레인접촉부는제1 소스/드레인영역위에배치된다. 세퍼레이터는제1 소스/드레인접촉부에인접하게배치된다. 제1 및제2 게이트구조체의단부와소스/드레인접촉부의단부가세퍼레이터의동일면과접촉되어있다.

公开(公告)号：KR101882037B1

公开(公告)日：2018-07-25

申请号：KR1020137013576

申请日：2011-11-24

Applicant: 쌩뜨레 나티오날 데 라 르세르쉬 생띠끄 (씨. 엔. 알. 에스)

Inventor： 라리유,귈헴

IPC: H01L21/335 ,  H01L29/06 ,  H01L29/423 ,  H01L29/775

CPC classification number: H01L29/7827 ,  B82Y10/00 ,  B82Y40/00 ,  C01B32/15 ,  H01L21/02606 ,  H01L29/0665 ,  H01L29/0676 ,  H01L29/401 ,  H01L29/413 ,  H01L29/41741 ,  H01L29/4232 ,  H01L29/42376 ,  H01L29/66439 ,  H01L29/775 ,  Y10S977/762 ,  Y10S977/938

Abstract: 본발명은버터컬나노와이어(24)의네트워크에구현된전계효과트랜지스터소자(20)의제조방법을개시한다. 본발명에따른제조방법은, 나노와이어에구현된각 기초트랜지스터의게이트전극에대해각 나노와이어의단부에소스전극(26) 및드레인전극(30)을형성하는단계; 각나노와이어(24)를감싸는유전물질레이어(36) 증착및 각나노와이어(24)를감싸는각 유전물질레이어(36) 주위에네트워크의모든나노와이어에공통되고상기트랜지스터소자의게이트길이에대응하는두께를가진도전물질레이어를증착하여게이트전극을만드는단계; 및유전물질평탄화레이어(32, 34)를이용하여각 전극을절연시켜나노스케일게이트를형성하고, 나노와이어에구현된각 기본트랜지스터의소스와게이트사이및 드레인과게이트사이의접촉을절연시키는단계;를포함한다.

公开(公告)号：KR20180032984A

公开(公告)日：2018-04-02

申请号：KR20160122378

申请日：2016-09-23

IPC: H01L29/66 ,  H01L21/306 ,  H01L21/768 ,  H01L27/115 ,  H01L29/788

CPC classification number: H01L21/76841 ,  H01L21/28088 ,  H01L21/8221 ,  H01L21/8239 ,  H01L27/1052 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11568 ,  H01L27/11578 ,  H01L27/11582 ,  H01L29/401 ,  H01L29/66477 ,  H01L29/792 ,  H01L29/7926

Abstract: 본발명의기술적사상에의한반도체소자의제조방법은, 기판상에절연패턴층을형성하는단계, 절연패턴층상에제1 도전층을제1 두께로컨포멀하게형성하는단계, 제1 두께보다작은소정의제2 두께가되도록제1 도전층을습식식각하는단계, 및습식식각된제1 도전층상에제1 도전층과다른물질의제2 도전층을형성하는단계를포함한다.

Abstract translation: 一种制造半导体器件的方法包括：在衬底上形成绝缘图案层;在绝缘图案层上共形地形成具有第一厚度的第一导电层;湿蚀刻第一导电层以具有小于第一厚度的第二厚度 厚度，并且在湿蚀刻第一导电层之后在第一导电层上形成第二导电层。 第二导电层包括与包含在第一导电层中的材料不同的材料。

公开(公告)号：KR1020170119648A

公开(公告)日：2017-10-27

申请号：KR1020170050233

申请日：2017-04-19

Applicant: 인피니언 테크놀로지스 오스트리아 아게

Inventor： 페일토마스 ,  허츨러미카엘

IPC: H01L21/762 ,  H01L21/768 ,  H01L29/423

CPC classification number: H01L29/407 ,  H01L29/401 ,  H01L29/42356 ,  H01L29/42376 ,  H01L29/66666 ,  H01L29/7813 ,  H01L29/7827

Abstract: 전력반도체디바이스(1)를제조하는방법(2)은, 트렌치(15)를포함하는반도체바디(10)를제공하는단계(20)―트렌치(15)는연장방향 Z를따라반도체바디(10)로연장되고절연체(16)를포함함―와, 트렌치(15) 내에모놀리식전극구역(13)을제공하는단계(24)와, 트렌치(15) 내에서모놀리식전극구역(13)의일부분을제거(28)하여모놀리식전극구역(13)을서로분리되어배열되고전기적으로절연되는적어도제 1 전극구조체(131) 및제 2 전극구조체(132)로분할하는단계를포함한다.

Abstract translation: 一种用于制造功率半导体器件（1）的方法（2）包括以下步骤：提供包括沟槽（15） - 沟槽（15）的半导体本体（10） - 在沟槽（15）中提供单体电极部分（13）; - 在沟槽（15）中形成沟槽（15） 以除去28，包括该电极区13设置，其电绝缘所述至少一个第一电极结构131 mitje第二电极结构132分割从彼此分离的整料的步骤。

公开(公告)号：KR101790153B1

公开(公告)日：2017-10-26

申请号：KR1020167021518

申请日：2011-12-27

Applicant: 인텔 코포레이션

Inventor： 무커지,닐로이 ,  듀이,길버트. ,  라도사블예비치,마르코 ,  고엘,니티 ,  카베히에,사나즈 ,  메츠,매튜브이. ,  차우,로버트에스.

IPC: H01L21/223 ,  H01L21/225 ,  H01L21/265 ,  H01L21/768 ,  H01L29/417 ,  H01L29/40 ,  H01L29/66

CPC classification number: H01L29/41725 ,  H01L21/2236 ,  H01L21/2254 ,  H01L21/26513 ,  H01L21/76814 ,  H01L29/401 ,  H01L29/41783 ,  H01L29/66628

Abstract: 다이는반도체돌출부, 및돌출부상의표면-도핑구조를포함한다. 표면-도핑구조는콘택트금속화물과접촉한다. 돌출부는트랜지스터용소스또는드레인콘택트일수 있다. 표면-도핑구조의제조방법은습식, 기상및 이온주입기술을포함하며, 표면도핑을반도체돌출부의표면-근처깊이까지만몰아넣는어닐링기술을포함한다.

Abstract translation: 裸片包括半导体突起和突起上的表面掺杂结构。 表面掺杂结构与接触金属化接触。 该突起可以是晶体管的源极或漏极触点。 制造表面掺杂结构的方法包括湿法，气相和离子注入技术，并且包括仅将表面掺杂驱动到半导体突起的表面附近表面的退火技术。

公开(公告)号：KR101789885B1

公开(公告)日：2017-10-25

申请号：KR1020150169003

申请日：2015-11-30

Applicant: 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

Inventor： 리웨이판 ,  리우치위 ,  왕친쿤 ,  판유타 ,  후앙치시웅 ,  린츠야오

IPC: H01L29/51 ,  H01L21/02

CPC classification number: H01L29/513 ,  H01L21/28229 ,  H01L21/28255 ,  H01L29/16 ,  H01L29/161 ,  H01L29/401 ,  H01L29/42364 ,  H01L29/42372 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/78

Abstract: 반도체구조물및 그형성방법이제공된다. 반도체구조물은기판, 및기판상부에형성된계면층을포함한다. 반도체구조물은계면층상부에형성된게이트구조물을더 포함한다. 또한, 계면층은금속게르마늄산화물, 금속실리콘산화물, 또는금속게르마늄실리콘산화물로이루어지고, 기판의상면과직접접촉하여있다.

Abstract translation: 提供了一种半导体结构及其形成方法。 该半导体结构包括衬底和形成在衬底上的界面层。 该半导体结构还包括形成在界面层上的栅极结构。 此外，界面层由金属锗氧化物，金属硅氧化物或金属锗硅氧化物制成，并且与衬底的上表面直接接触。

公开(公告)号：KR1020170105427A

公开(公告)日：2017-09-19

申请号：KR1020170029324

申请日：2017-03-08

Applicant: 인피니언 테크놀로지스 오스트리아 아게

Inventor： 힐러프란츠 ,  메조에시가보르 ,  베버한스

IPC: H01L21/768 ,  H01L21/324

CPC classification number: H01L29/408 ,  H01L21/02236 ,  H01L21/2253 ,  H01L21/26533 ,  H01L21/324 ,  H01L29/0634 ,  H01L29/401 ,  H01L29/407 ,  H01L29/66712 ,  H01L29/7802 ,  H01L29/7811

Abstract: 반도체장치를형성하는방법의실시예에따라서, 제 1 도전형의제 1 도펀트종 및제 1 도전형과는상이한제 2 도전형의제 2 도펀트종을포함하는반도체층이형성된다(S100). 반도체층은, 대향하는제 1 표면및 제 2 표면을포함하는반도체본체의일부이다. 반도체층의제 1 표면에는트렌치가형성된다(S110). 이트렌치는, 적어도반도체재료를포함하는충진재로채워진다(S120). 제 1 표면과제 2 표면중 하나혹은모두에, 적어도 200nm의두께를가진열 산화물이형성된다(S130). 제 1 도펀트종 및제 2 도펀트종이충진재로확산되도록반도체본체의열처리가수행된다(S140).

Abstract translation: 根据用于形成半导体器件的方法的实施例，形成包括与第一导电类型和第一导电类型的第一掺杂剂种类不同的第二导电类型的第二掺杂剂种类的半导体层（S100）。 半导体层是包括相对的第一和第二表面的半导体本体的一部分。 在半导体层的第一表面上形成沟槽（S110）。 该沟槽填充有至少包含半导体材料的填充物（S120）。 第一表面任务2在一个或两个表面上，形成具有至少200nm厚度的层状氧化物（S130）。 执行半导体本体的第一掺杂物种类和第二热处理，使得掺杂物物质扩散到填充物中（S140）。

公开(公告)号：KR1020170063354A

公开(公告)日：2017-06-08

申请号：KR1020160137480

申请日：2016-10-21

Applicant: 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

Inventor： 후앙이-지운 ,  시에퉁-헹 ,  용바오-루

IPC: H01L29/78 ,  H01L29/66 ,  H01L29/423

CPC classification number: H01L29/41791 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/28247 ,  H01L21/31105 ,  H01L21/76895 ,  H01L21/76897 ,  H01L21/823431 ,  H01L21/823475 ,  H01L21/823481 ,  H01L27/0886 ,  H01L29/401 ,  H01L29/41783 ,  H01L29/66795

Abstract: 반도체소자가, 핀구조물, 제1 및제2 게이트구조물, 소스/드레인영역, 소스/드레인컨택층 및분리층을포함한다. 핀구조물은, 기판위에배치되는격리절연층으로부터돌출하며그리고제1 방향으로연장된다. 제1 및제2 게이트구조물은, 핀구조물위에형성되며그리고제1 방향과교차하는제2 방향으로연장된다. 소스/드레인영역은, 제1 및제2 게이트구조물사이에배치된다. 층간절연층이, 핀구조물, 제1 및제2 게이트구조물그리고소스/드레인영역위에배치된다. 제1 소스/드레인컨택층이, 제1 소스/드레인영역상에배치된다. 분리층은, 제1 소스/드레인컨택층에인접하게배치된다. 제1 및제2 게이트구조물의단부들및 소스/드레인컨택층의단부는, 분리층의동일한면과접촉한다.

Abstract translation: 半导体器件包括pin结构，第一和第二栅极结构，源极/漏极区，源极/漏极接触层和分离层。 销结构从设置在基板上的绝缘层突出并沿第一方向延伸。 第一栅极结构和第二栅极结构形成在鳍状结构上方并且在与第一方向相交的第二方向上延伸。 源极/漏极区域设置在第一和第二栅极结构之间。 层间绝缘层设置在鳍状结构，第一和第二栅极结构以及源极/漏极区之上。 第一源极/漏极接触层设置在第一源极/漏极区域上。 隔离层设置为与第一源极/漏极接触层相邻。 第一栅极结构和第二栅极结构的端部以及源极/漏极接触层的端部与隔离层的相同侧接触。

公开(公告)号：KR1020170063349A

公开(公告)日：2017-06-08

申请号：KR1020160134224

申请日：2016-10-17

Applicant: 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

Inventor： 황이쥰 ,  시에텅헝 ,  요웅바오루

IPC: H01L29/66 ,  H01L29/78 ,  H01L29/423

CPC classification number: H01L29/41791 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/28247 ,  H01L21/31105 ,  H01L21/76895 ,  H01L21/76897 ,  H01L21/823431 ,  H01L21/823475 ,  H01L21/823481 ,  H01L27/0886 ,  H01L29/401 ,  H01L29/41783 ,  H01L29/66545 ,  H01L29/66795

Abstract: 반도체소자는핀 구조체, 제1 및제2 게이트구조체, 소스/드레인영역, 소스/드레인접촉부, 세퍼레이터, 소스/드레인접촉부와접촉되는플러그및 플러그와접촉되는배선을포함한다. 핀구조체는격리절연층으로부터돌출되어제1 방향으로연장된다. 제1 및제2 게이트구조체는제1 핀구조체위에형성되어제1 방향을가로지르는제2 방향으로연장된다. 소스/드레인영역은제1 및제2 게이트구조체사이에배치된다. 층간절연층은제1 핀구조체, 제1 및제2 게이트구조체및 소스/드레인영역위에배치된다. 제1 소스/드레인접촉부는제1 소스/드레인영역위에배치된다. 세퍼레이터는제1 소스/드레인접촉부에인접하게배치된다. 제1 및제2 게이트구조체의단부와소스/드레인접촉부의단부가세퍼레이터의동일면과접촉되어있다.

Abstract translation: 该半导体器件包括一导线，其与所述插头和与所述鳍状结构，所述第一mitje第二栅极结构，源极/漏极区，所述源/漏接触，隔板，源极/漏极接触的接触插塞接触。 销结构从绝缘层突出并沿第一方向延伸。 第一和第二栅极结构形成在第一鳍状结构上并且沿着与一个方向交叉的第二方向延伸。 源极/漏极区域设置在第一和第二栅极结构之间。 层间绝缘层设置在第一鳍状结构，第一和第二栅极结构以及源极/漏极区上方。 第一源极/漏极触点设置在第一源极/漏极区域上方。 分隔器设置在第一源极/漏极触点附近。 第一mitje是与端分离器的所述第二端部与所述栅极结构的源极/漏极接触部的相同侧接触。

公开(公告)号：KR1020170045616A

公开(公告)日：2017-04-27

申请号：KR1020150145437

申请日：2015-10-19

Applicant: 삼성전자주식회사

Inventor： 이정윤 ,  양광용 ,  신거명 ,  이진욱 ,  이용석

IPC: H01L29/778 ,  H01L29/78 ,  H01L29/66

CPC classification number: H01L29/1033 ,  H01L21/823412 ,  H01L29/0649 ,  H01L29/0673 ,  H01L29/401 ,  H01L29/42364 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/66439 ,  H01L29/6653 ,  H01L29/6656

Abstract: 나노-와이어(nano-wire) 또는나노-시트(nano-sheet)를채널로이용하는반도체소자에관한것이다. 기판상에소자분리패턴이형성된다. 상기소자분리패턴은상기기판상에형성된하부절연패턴및 상기하부절연패턴의측면을덮는스페이서를갖는다. 상기소자분리패턴을관통하여상기기판에접촉된수직구조체가형성된다. 상기수직구조체는상기기판상의제1 반도체층, 제2 반도체층, 및제3 반도체층을갖는다. 상기제1 반도체층의하단은상기소자분리패턴의하부표면보다낮은레벨에형성된다. 상기수직구조체를가로지르고상기소자분리패턴상에연장된게이트전극이형성된다.

Abstract translation: 涉及使用纳米线或纳米片作为通道的半导体器件。 器件隔离图案形成在衬底上。 器件隔离图案具有形成在器件的衬底上的下绝缘图案和覆盖下绝缘图案的侧表面的间隔件。 垂直结构通过元件隔离图案形成并且与衬底接触。 垂直结构在衬底上具有第一半导体层，第二半导体层和第三半导体层。 第一半导体层的下端形成在比器件隔离图案的下表面低的水平面上。 跨过垂直结构延伸穿过器件隔离图案的栅电极被形成。