-
公开(公告)号：KR101529458B1
公开(公告)日：2015-06-17
申请号：KR1020130129095
申请日：2013-10-29
申请人： 주식회사 에스에프에이반도체
IPC分类号： H01L21/027 , H01L21/324
摘要： 본발명은포토레지스트베이크장치에관한것으로, 상기장치는포토레지스트의베이크공정이이루어지는베이크챔버와; 상기베이크챔버의저면에배치되며, 웨이퍼의저면으로열에너지를공급하는히트플레이트; 및상기히트플레이트의상부에이격배치되며, 상기웨이퍼의상면으로열에너지를공급하도록열선이내장된커버플레이트를포함하는것을특징으로한다.
-
公开(公告)号：KR1020150049065A
公开(公告)日：2015-05-08
申请号：KR1020130129095
申请日：2013-10-29
申请人： 주식회사 에스에프에이반도체
IPC分类号： H01L21/027 , H01L21/324
CPC分类号： H01L21/0273 , G03F7/38 , H01L21/3247
摘要： 본발명은포토레지스트베이크장치에관한것으로, 상기장치는포토레지스트의베이크공정이이루어지는베이크챔버와; 상기베이크챔버의저면에배치되며, 웨이퍼의저면으로열에너지를공급하는히트플레이트; 및상기히트플레이트의상부에이격배치되며, 상기웨이퍼의상면으로열에너지를공급하도록열선이내장된커버플레이트를포함하는것을특징으로한다.
摘要翻译： 本发明涉及一种光致抗蚀剂烘烤装置。 光致抗蚀剂烘烤装置包括：烘烤室，其中执行光刻胶的烘烤处理; 布置在烘烤室的底侧并将热能提供给晶片的底侧的加热板; 以及分别布置在加热板的顶部上并且在内侧具有热丝以将热能提供给晶片顶部的盖板。 光致抗蚀剂烘烤装置可以减少晶片的翘曲并进行光致抗蚀剂烘烤处理。
-
公开(公告)号：KR101487082B1
公开(公告)日：2015-01-27
申请号：KR1020130051846
申请日：2013-05-08
申请人： 주식회사 에스에프에이반도체
摘要： 본 발명은 휨 방지층을 구비하는 적층형 반도체 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 기판 상에 절연층과, 씨드층과, 휨 방지층을 형성함으로써 기판 내지 웨이퍼가 휘거나 변형되는 것을 방지하여 스택 얼라인을 개선할 수 있으며, 이격부 내지 요철을 형성함으로써 솔더범프가 흘러 휨방지부 등과 접속되는 것을 차단할 수 있는 휨 방지층을 구비하는 적층형 반도체 패키지 및 그 제조방법에 관한 것이다.
-
公开(公告)号：KR101391092B1
公开(公告)日：2014-04-30
申请号：KR1020120097652
申请日：2012-09-04
申请人： 주식회사 에스에프에이반도체
发明人： 김희철
CPC分类号： H01L2224/48091 , H01L2224/48247 , H01L2924/00014
摘要： 본 발명은 다층구조 인쇄회로기판 및 이를 이용한 반도체 패키지에 관한 것이다.
본 발명의 다층구조 인쇄회로기판은 상하면에 제1 회로패턴이 형성되고, 상하면의 상기 제1 회로패턴을 전기적으로 연결하는 제1 비어홀이 형성된 코어절연층을 구비하는 코어층과; 상기 제1 회로패턴의 상하면에 각각 형성되며, 제2 비어홀이 형성된 제1 및 제2 절연층과; 상기 제1 절연층 상면에 형성된 리드 프레임과; 상기 제2 절연층 하면에 형성된 제2 회로패턴과; 상기 리드 프레임의 상면 및 상기 제2 회로패턴의 하면에 각각 형성된 PSR(Photo Solder Resist)층을 포함하는 것을 특징으로 한다.
본 발명에 의하면, 자유로운 위치에서의 와이어 본딩이 가능하며 리드 아웃(lead out) 단자의 신호 재배선 시 입출력 수를 늘릴 수 있다.-
公开(公告)号：KR1020140030904A
公开(公告)日：2014-03-12
申请号：KR1020120097652
申请日：2012-09-04
申请人： 주식회사 에스에프에이반도체
发明人： 김희철
CPC分类号： H01L2224/48091 , H01L2224/48247 , H01L2924/00014
摘要： The present invention relates to a multilayered printed circuit board and a semiconductor package using the same. The multilayered printed circuit board according to the present invention includes: a core layer including a core insulation layer having first circuit patterns on upper and lower surfaces thereof and having a first via hole electrically connecting the first circuit patterns on the upper and lower surfaces thereof; first and second insulation layers formed on the upper and lower surfaces of the first circuit patterns, respectively, and having a second via hole; a lead frame formed on an upper surface of the first insulation layer; a second circuit pattern formed on a lower surface of the second insulation layer; and PSR (Photo Solder Resist) layers formed on an upper surface of the lead frame and a lower surface of the second circuit pattern. According to the present invention, a wire can be bonded at a free location and the number of inputs and outputs can be increased when a lead out terminal is rewired.
摘要翻译： 本发明涉及一种多层印刷电路板和使用其的半导体封装。 根据本发明的多层印刷电路板包括：芯层，其包括在其上表面和下表面上具有第一电路图案的芯绝缘层，并且具有电连接其上表面和下表面上的第一电路图案的第一通孔; 分别形成在第一电路图案的上表面和下表面上并具有第二通孔的第一和第二绝缘层; 形成在所述第一绝缘层的上表面上的引线框架; 形成在所述第二绝缘层的下表面上的第二电路图案; 以及形成在引线框架的上表面上的PSR（光阻焊）层和第二电路图案的下表面。 根据本发明，可以在自由位置处接合线，并且当引出端重新布线时可以增加输入和输出的数量。
-
公开(公告)号：KR1020140145339A
公开(公告)日：2014-12-23
申请号：KR1020130067624
申请日：2013-06-13
申请人： 주식회사 에스에프에이반도체
IPC分类号： H01L21/205 , H01L21/02
摘要： 본 발명은 케미컬 공급 장치 및 방법에 관한 것으로, 본 발명에 따른 케미컬 공급 장치는 반도체 제조공정에 사용되는 케미컬을 수용하고 있는 케미컬 저장 탱크와; 상기 케미컬 저장 탱크에 저장된 케미컬을 반도체 제조공정이 수행되는 프로세스부에 공급하는 케미컬 공급부와; 상기 프로세스부에서 사용된 케미컬을 필터링하여 이물질을 제거한 다음 케미컬 저장 탱크로 재순환시키는 여과부; 및 상기 케미컬 저장 탱크에 저장된 케미컬의 전류 또는 저항 중 적어도 하나를 측정하는 전류/저항 측정부를 포함하는 것을 특징으로 한다.
摘要翻译： 本发明涉及一种用于提供化学品的装置和方法。 根据本发明的用于供应化学品的装置包括：化学品储存罐，用于容纳半导体制造工艺中使用的化学品; 化学品供应部件，用于将存储在化学品储存罐中的化学品供应到进行半导体制造过程的处理部件; 过滤部件，用于过滤用于过程部分的化学品以除去异物并再循环到化学品储存罐; 以及电流/电阻测量部件，用于测量存储在化学品储存罐中的化学品的电流或电阻中的至少一个。
-
公开(公告)号：KR1020140132550A
公开(公告)日：2014-11-18
申请号：KR1020130051846
申请日：2013-05-08
申请人： 주식회사 에스에프에이반도체
CPC分类号： H01L23/485 , H01L21/0273 , H01L21/3065 , H01L23/13 , H01L23/481
摘要： 본 발명은 휨 방지층을 구비하는 적층형 반도체 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 기판 상에 절연층과, 씨드층과, 휨 방지층을 형성함으로써 기판 내지 웨이퍼가 휘거나 변형되는 것을 방지하여 스택 얼라인을 개선할 수 있으며, 이격부 내지 요철을 형성함으로써 솔더범프가 흘러 휨방지부 등과 접속되는 것을 차단할 수 있는 휨 방지층을 구비하는 적층형 반도체 패키지 및 그 제조방법에 관한 것이다.
摘要翻译： 本发明涉及一种具有抗弯曲层及其制造方法的堆叠半导体封装，更具体地涉及一种具有弯曲防止层的叠层半导体封装及其制造方法，其可通过形成绝缘层来改善堆叠对准， 种子层和抗弯层，防止基板或晶片弯曲或变形; 并且可以通过形成分离的部分或凹部来防止焊料凸点流向防弯曲部。
-
公开(公告)号：KR101363108B1
公开(公告)日：2014-02-14
申请号：KR1020130125584
申请日：2013-10-21
申请人： 주식회사 에스에프에이반도체
发明人： 김희철
IPC分类号： H05K3/46
摘要： The present invention relates to a printed circuit board with a multilayered structure and a semiconductor package using the same. The printed circuit board with a multilayered structure comprises: a core layer including first circuit patterns formed on top and bottom surfaces, and a core insulation layer with via holes for electrically connecting the first circuit patterns on the top and bottom surfaces; first and second insulation layers formed on top and bottom surfaces of the first circuit patterns, respectively, and having second via holes; a lead frame formed on the top surface of the first insulation layer; a second circuit pattern formed on a bottom surface of the second insulation layer; and photo solder resist (PSR) layers formed on the top surface of the lead frame and the bottom surface of the second circuit pattern, respectively. According to the present invention, the printed circuit board enables a wire bonding at free positions, and the number of inputs and outputs can be increased during rewiring for signals of a lead out terminal.
摘要翻译： 本发明涉及具有多层结构的印刷电路板和使用其的半导体封装。 具有多层结构的印刷电路板包括：芯层，包括形成在顶表面和底表面上的第一电路图案，以及芯绝缘层，其具有用于电连接顶表面和底表面上的第一电路图案的通孔; 分别形成在第一电路图案的顶表面和底表面上并具有第二通孔的第一和第二绝缘层; 形成在所述第一绝缘层的顶表面上的引线框架; 形成在所述第二绝缘层的底面上的第二电路图案; 以及分别形成在引线框架的顶表面和第二电路图案的底表面上的光阻焊剂（PSR）层。 根据本发明，印刷电路板能够在空闲位置进行引线键合，并且可以在针对引出端子的信号的重新布线期间增加输入和输出的数量。
-
公开(公告)号：KR1020130035802A
公开(公告)日：2013-04-09
申请号：KR1020110100352
申请日：2011-09-30
申请人： 주식회사 에스에프에이반도체
发明人： 김희철
CPC分类号： H01L2224/10 , H01L2224/73253
摘要： PURPOSE: A semiconductor package and a manufacturing method thereof are provided to freely arrange semiconductor chips and to reduce volume. CONSTITUTION: A main printed circuit board has an upper and a lower surface. The main printed circuit board has an outer connection terminal adhered to the lower surface. Stack semiconductor structures(M-I,M-II) are sequentially laminated on the upper surface. A through mold via(500) passes through the stack semiconductor structures. The through mold via is electrically connected to the main printed circuit board.
摘要翻译： 目的：提供半导体封装及其制造方法来自由地布置半导体芯片并减小体积。 构成：主印刷电路板具有上表面和下表面。 主印刷电路板具有粘附到下表面的外部连接端子。 堆叠半导体结构（M-1，M-II）依次层压在上表面上。 穿通模具通孔（500）穿过堆叠半导体结构。 通孔通孔电连接到主印刷电路板。
-
公开(公告)号：KR1020150034966A
公开(公告)日：2015-04-06
申请号：KR1020130114979
申请日：2013-09-27
申请人： 주식회사 에스에프에이반도체
CPC分类号： H01L23/48
摘要： 본발명은반도체패키지및 그제조방법에관한것이다. 본발명의일 실시예에따른반도체패키지는, 회로가집적되어있고, 상기회로와전기접속된도전성패드및 상기도전성패드를제외한전체표면에다이패시베이션층이형성된반도체칩과; 상기다이패시베이션층위에상기도전성패드가노출되도록형성되는제1 패시베이션층과; 예정된재배선층형성영역의상기도전성패드및 상기제1 패시베이션층상에형성되는제1 기저금속층과; 상기제1 기저금속층상에형성되는재배선층과; 예정된입출력단자형성영역의상기재배선층이노출되도록형성되는제2 패시베이션층과; 노출된상기재배선층상에형성되는제2 기저금속층과; 상기제2 기저금속층상에형성되는재배선보호막; 및상기재배선보호막상에형성되는입출력단자를포함하는것을특징으로한다.
摘要翻译： 半导体封装技术领域本发明涉及半导体封装及其制造方法。 根据本发明的实施例的半导体封装的特征在于包括集成电路的半导体芯片，并且包括与电路电连接的导电焊盘和形成在导电焊盘以外的整个表面上的管芯钝化层; 形成在裸片钝化层上用于导电焊盘露出的第一钝化层; 形成在所述导电焊盘上的第一基底金属层和所述计划的导线层形成区域的所述第一钝化层; 形成在所述第一基底金属层上的再丝线层; 形成为要暴露的计划输入和输出端子形成区域的重新布线层的第二钝化层; 以及形成在所述暴露的再导线层上的第二基底金属层; 形成在第二基底金属层上的再丝线保护膜; 以及形成在重新布线保护膜上的输入和输出端子。
-
-
-
-
-
-
-
-
-
搜索结果
28 条记录 (耗时 0.012 秒)
