公开(公告)号：KR101910243B1

公开(公告)日：2018-10-19

申请号：KR1020160112624

申请日：2016-09-01

Applicant: 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

Inventor： 리포수에 ,  예치양 ,  샤오춘찬 ,  예쿠안린 ,  후앙위안쉥

IPC: H01L29/66 ,  H01L29/78

CPC classification number: H01L21/823456 ,  H01L21/823431 ,  H01L21/823842 ,  H01L27/088 ,  H01L27/0886 ,  H01L29/42376 ,  H01L29/4966 ,  H01L29/66545

Abstract: 반도체장치를제조하는방법에서, 더미게이트구조체가기판위에형성된다. 제1 절연층은제1 더미게이트구조체위에형성된다. 상기제1 절연층내에게이트공간을형성하도록상기더미게이트구조체가제거된다. 감소된게이트공간을형성하도록제1 전도층이상기게이트공간내에형성된다. 상기감소된게이트공간이상기제1 전도층과는상이한물질로제조된제2 전도층으로채워진다. 제1 게이트리세스를형성하도록상기채워진제1 전도층과상기제2 전도층이리세싱된다. 제3 전도층이, 상기제1 게이트리세스내의상기제2 전도층및 상기제1 전도층위에형성된다. 상기채워진제1 전도층과상기제2 전도층을리세싱한후에, 상기제2 전도층은상기제1 전도층으로부터돌출하는것인, 반도체장치를제조하기위한방법.

公开(公告)号：KR1020170080426A

公开(公告)日：2017-07-10

申请号：KR1020160112624

申请日：2016-09-01

Applicant: 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

Inventor： 리포수에 ,  예치양 ,  샤오춘찬 ,  예쿠안린 ,  후앙위안쉥

IPC: H01L29/66 ,  H01L29/78

CPC classification number: H01L21/823456 ,  H01L21/823431 ,  H01L21/823842 ,  H01L27/088 ,  H01L27/0886 ,  H01L29/42376 ,  H01L29/4966 ,  H01L29/66545

Abstract: 반도체장치를제조하는방법에서, 더미게이트구조체가기판위에형성된다. 제1 절연층은제1 더미게이트구조체위에형성된다. 상기제1 절연층내에게이트공간을형성하도록상기더미게이트구조체가제거된다. 감소된게이트공간을형성하도록제1 전도층이상기게이트공간내에형성된다. 상기감소된게이트공간이상기제1 전도층과는상이한물질로제조된제2 전도층으로채워진다. 제1 게이트리세스를형성하도록상기채워진제1 전도층과상기제2 전도층이리세싱된다. 제3 전도층이, 상기제1 게이트리세스내의상기제2 전도층및 상기제1 전도층위에형성된다. 상기채워진제1 전도층과상기제2 전도층을리세싱한후에, 상기제2 전도층은상기제1 전도층으로부터돌출하는것인, 반도체장치를제조하기위한방법.

Abstract translation: 在制造半导体器件的方法中，在衬底上形成伪栅极结构。 第一绝缘层形成在第一伪栅极结构上方。 去除伪栅极结构以在第一绝缘层中形成栅极空间。 并且形成在第一导电层移相器栅极空间中以形成减小的栅极空间。 并且填充有由与栅极减小空间1导电层不同的材料制成的第二导电层。 填充的第一导电层和第二导电层凹入以形成第一栅极凹部。 第三导电层形成在第一栅极凹槽中的第二导电层和第一导电层上。 其中第二导电层在凹陷填充的第一导电层和第二导电层之后从第一导电层突出。