公开(公告)号：KR101855564B1

公开(公告)日：2018-05-04

申请号：KR1020150172106

申请日：2015-12-04

申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

发明人： 양청린 ,  첸후아펭 ,  첸쿠에이슌 ,  시에민얀 ,  리포수에 ,  후시이치 ,  렁유안시앙 ,  차이얀츠오

IPC分类号： H01L21/027 ,  H01L21/033 ,  H01L21/3065 ,  H01L21/311 ,  H01L21/3213

CPC分类号： H01L21/26586 ,  H01L21/0332 ,  H01L21/0337 ,  H01L21/2658 ,  H01L21/266 ,  H01L21/302 ,  H01L21/30608 ,  H01L21/308 ,  H01L21/3081 ,  H01L21/3085 ,  H01L21/3086 ,  H01L21/31 ,  H01L21/31111 ,  H01L21/32134 ,  H01L21/32155

摘要： 기판을패터닝하는방법은기판위에하드마스크층을형성하는것과, 하드마스크층위에제 1 재료층을형성하는것과, 제 1 재료층에트렌치를형성하는것을포함한다. 방법은트렌치를통해이온빔으로하드마스크층을처리하는것을더 포함한다. 하드마스크층의처리된부분의식각률은식각프로세스에대해감소하는한편, 하드마스크층의처리되지않은부분들의식각률은식각프로세스에대해실질적으로변화없이유지된다. 하드마스크층의처리후, 방법은제 1 재료층을제거하는것과, 식각프로세스로하드마스크층의처리되지않은부분들을제거함으로써기판위에하드마스크를형성하는것을더 포함한다. 방법은식각마스크로서하드마스크로기판을식각하는것을더 포함한다.

公开(公告)号：KR1020170080426A

公开(公告)日：2017-07-10

申请号：KR1020160112624

申请日：2016-09-01

申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

发明人： 리포수에 ,  예치양 ,  샤오춘찬 ,  예쿠안린 ,  후앙위안쉥

IPC分类号： H01L29/66 ,  H01L29/78

CPC分类号： H01L21/823456 ,  H01L21/823431 ,  H01L21/823842 ,  H01L27/088 ,  H01L27/0886 ,  H01L29/42376 ,  H01L29/4966 ,  H01L29/66545

摘要： 반도체장치를제조하는방법에서, 더미게이트구조체가기판위에형성된다. 제1 절연층은제1 더미게이트구조체위에형성된다. 상기제1 절연층내에게이트공간을형성하도록상기더미게이트구조체가제거된다. 감소된게이트공간을형성하도록제1 전도층이상기게이트공간내에형성된다. 상기감소된게이트공간이상기제1 전도층과는상이한물질로제조된제2 전도층으로채워진다. 제1 게이트리세스를형성하도록상기채워진제1 전도층과상기제2 전도층이리세싱된다. 제3 전도층이, 상기제1 게이트리세스내의상기제2 전도층및 상기제1 전도층위에형성된다. 상기채워진제1 전도층과상기제2 전도층을리세싱한후에, 상기제2 전도층은상기제1 전도층으로부터돌출하는것인, 반도체장치를제조하기위한방법.

摘要翻译： 在制造半导体器件的方法中，在衬底上形成伪栅极结构。 第一绝缘层形成在第一伪栅极结构上方。 去除伪栅极结构以在第一绝缘层中形成栅极空间。 并且形成在第一导电层移相器栅极空间中以形成减小的栅极空间。 并且填充有由与栅极减小空间1导电层不同的材料制成的第二导电层。 填充的第一导电层和第二导电层凹入以形成第一栅极凹部。 第三导电层形成在第一栅极凹槽中的第二导电层和第一导电层上。 其中第二导电层在凹陷填充的第一导电层和第二导电层之后从第一导电层突出。

公开(公告)号：KR101910243B1

公开(公告)日：2018-10-19

申请号：KR1020160112624

申请日：2016-09-01

申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

发明人： 리포수에 ,  예치양 ,  샤오춘찬 ,  예쿠안린 ,  후앙위안쉥

IPC分类号： H01L29/66 ,  H01L29/78

CPC分类号： H01L21/823456 ,  H01L21/823431 ,  H01L21/823842 ,  H01L27/088 ,  H01L27/0886 ,  H01L29/42376 ,  H01L29/4966 ,  H01L29/66545

摘要： 반도체장치를제조하는방법에서, 더미게이트구조체가기판위에형성된다. 제1 절연층은제1 더미게이트구조체위에형성된다. 상기제1 절연층내에게이트공간을형성하도록상기더미게이트구조체가제거된다. 감소된게이트공간을형성하도록제1 전도층이상기게이트공간내에형성된다. 상기감소된게이트공간이상기제1 전도층과는상이한물질로제조된제2 전도층으로채워진다. 제1 게이트리세스를형성하도록상기채워진제1 전도층과상기제2 전도층이리세싱된다. 제3 전도층이, 상기제1 게이트리세스내의상기제2 전도층및 상기제1 전도층위에형성된다. 상기채워진제1 전도층과상기제2 전도층을리세싱한후에, 상기제2 전도층은상기제1 전도층으로부터돌출하는것인, 반도체장치를제조하기위한방법.

公开(公告)号：KR1020170026049A

公开(公告)日：2017-03-08

申请号：KR1020150172106

申请日：2015-12-04

申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

发明人： 양청린 ,  첸후아펭 ,  첸쿠에이슌 ,  시에민얀 ,  리포수에 ,  후시이치 ,  렁유안시앙 ,  차이얀츠오

IPC分类号： H01L21/027 ,  H01L21/033 ,  H01L21/3065 ,  H01L21/311 ,  H01L21/3213

CPC分类号： H01L21/26586 ,  H01L21/0332 ,  H01L21/0337 ,  H01L21/2658 ,  H01L21/266 ,  H01L21/302 ,  H01L21/30608 ,  H01L21/308 ,  H01L21/3081 ,  H01L21/3085 ,  H01L21/3086 ,  H01L21/31 ,  H01L21/31111 ,  H01L21/32134 ,  H01L21/32155

摘要： 기판을패터닝하는방법은기판위에하드마스크층을형성하는것과, 하드마스크층위에제 1 재료층을형성하는것과, 제 1 재료층에트렌치를형성하는것을포함한다. 방법은트렌치를통해이온빔으로하드마스크층을처리하는것을더 포함한다. 하드마스크층의처리된부분의식각률은식각프로세스에대해감소하는한편, 하드마스크층의처리되지않은부분들의식각률은식각프로세스에대해실질적으로변화없이유지된다. 하드마스크층의처리후, 방법은제 1 재료층을제거하는것과, 식각프로세스로하드마스크층의처리되지않은부분들을제거함으로써기판위에하드마스크를형성하는것을더 포함한다. 방법은식각마스크로서하드마스크로기판을식각하는것을더 포함한다.

摘要翻译： 图案化衬底的方法包括在衬底上形成硬掩模层; 在所述硬掩模层上形成第一材料层; 以及在所述第一材料层中形成沟槽。 该方法还包括用离子束通过沟槽处理硬掩模层。 相对于蚀刻工艺，硬掩模层的处理部分的蚀刻速率降低，而硬掩模层的未处理部分的蚀刻速率在蚀刻过程中基本保持不变。 在硬掩模层的处理之后，该方法还包括通过蚀刻工艺去除第一材料层和去除硬掩模层的未处理部分，从而在衬底上形成硬掩模。 该方法还包括用硬掩模作为蚀刻掩模蚀刻衬底。