利索-全球专利检索

  1. Login
  2. Sign Up

Search Results

23 records (took 0.014 seconds)

    회로기판 및 그 제조방법
    2.
    发明公开
    회로기판 및 그 제조방법 失效
    电路板及其制造方法

    公开(公告)号：KR1020100057917A

    公开(公告)日：2010-06-01

    申请号：KR1020107009340

    申请日：2008-11-04

    Applicant: 파나소닉 전공 주식회사

    Inventor： 나카하라요이치로 ,  이케가와나오토 ,  우에무라교헤이 ,  우치노노요시유키

    IPC: H05K3/04 ,  H05K3/18

    CPC classification number: H05K3/027 ,  H05K3/108 ,  H05K3/244 ,  H05K2201/09363 ,  H05K2203/0723 ,  H05K2203/107

    Abstract: A circuit board is provided with an insulating substrate (1) and a circuit (3) formed on the insulating substrate (1). The circuit is provided with a plated base layer (4) whereupon a pattern is formed by irradiating a metal thin film (2) applied on a surface of the insulating substrate (1) with a laser beam (L) along the profile of the circuit (3) and partially removing the metal thin film (2) from the profile of the circuit (3). The circuit is also provided with a Cu-plated layer (5), an Ni-plated layer (6) and an Au-plated layer (7), which are formed by metal plating, on a surface of the plated base layer (4) in this order from the side of the plated base layer. Between the Ni-plated layer (6) and the Au-plated layer (7), a first intermediate plated layer (8) having a less noble metal than Au with respect to reference electrode potential is formed in contact with the Au-plated layer, and a second intermediate plated layer (9) having a more noble metal than the metal in the first intermediate plated layer with respect to the reference electrode potential is formed in contact with the first intermediate plated layer (8).

    Abstract translation: 电路板设置有形成在绝缘基板（1）上的绝缘基板（1）和电路（3）。 电路设置有电镀基底层（4），于是通过沿电路轮廓照射施加在绝缘衬底（1）的表面上的金属薄膜（2）形成激光束（L），从而形成图案 （3）并且从电路（3）的轮廓部分地去除金属薄膜（2）。 该电路还在电镀基层（4）的表面上设置有通过金属电镀形成的镀Cu层（5），镀镍层（6）和镀金层（7） ）从镀覆的基底层的一侧开始。 在镀镍层（6）和镀金层（7）之间，形成与Au相比相对于参考电极电位贵的贵金属的第一中间镀层（8）与Au镀层 并且与第一中间镀层（8）接触形成相对于参考电极电位具有比第一中间镀层中的金属贵的金属的第二中间镀层（9）。

    프린트 배선판, 프린트 기판 유닛 및 전자 기기
    3.
    发明公开
    프린트 배선판, 프린트 기판 유닛 및 전자 기기 失效
    印刷电路板可靠地与电子元件实现电连接

    公开(公告)号：KR1020080029899A

    公开(公告)日：2008-04-03

    申请号：KR1020070098061

    申请日：2007-09-28

    Applicant: 후지쯔 가부시끼가이샤

    Inventor： 나카무라나오키 ,  스기노시게루 ,  가나이료

    IPC: H05K1/02 ,  H05K1/16

    CPC classification number: H05K1/0271 ,  H05K3/28 ,  H05K3/3415 ,  H05K3/3452 ,  H05K2201/068 ,  H05K2201/09136 ,  H05K2201/09363 ,  H05K2201/09781 ,  H05K2203/0588 ,  H05K2203/1572 ,  Y10T29/4913 ,  Y10T29/49147

    Abstract: A printed wiring board, a printed board unit, and an electronic apparatus are provided to suppress warpage of the printed wiring board during heating in a reflow process by equalizing a ratio of an area of a surface of a substrate to an area of conductive material in an electronic component mounting region and a rear part of the mounting region. A printed wiring board(17) includes a substrate(28), a plurality of terminal pads, and a conductive film(39). The plurality of terminal pads are arranged on a first surface of the substrate for each electronic component, made of conductive material, and receives terminals of the electronic component. The conductive film is formed on a second surface opposite to the first surface which is the rear of an electronic component mounting region defined by an edge of arrangement of the terminal pads. The electronic component mounting region is determined according to a ratio of an area of a surface of the substrate to an area of the conductive material.

    Abstract translation: 提供了一种印刷线路板，印刷电路板单元和电子设备，用于通过使衬底的表面的面积与导电材料的面积的比例相等来抑制回流过程中加热期间印刷电路板的翘曲 电子部件安装区域和安装区域的后部。 印刷电路板（17）包括基板（28），多个端子焊盘和导电膜（39）。 多个端子焊盘布置在用于由导电材料制成的每个电子部件的基板的第一表面上，并且接收电子部件的端子。 导电膜形成在与由端子焊盘的排列边缘限定的电子部件安装区域的后面的第一表面相对的第二表面上。 电子部件安装区域根据基板的表面的面积与导电性材料的面积的比例来决定。

    전도층의 한정된 면적을 부분적으로 떼어내기 위한 방법
    6.
    发明公开
    전도층의 한정된 면적을 부분적으로 떼어내기 위한 방법 有权
    用于局部剥离导电层定义区域的方法

    公开(公告)号：KR1020130018913A

    公开(公告)日：2013-02-25

    申请号：KR1020127031653

    申请日：2011-03-23

    Applicant: 엘피케이에프 레이저 앤드 일렉트로닉스 악티엔게젤샤프트

    Inventor： 판알슈트얀 ,  코바시치드라고 ,  포도브니크보스티안

    IPC: B23K26/38 ,  H05K3/02

    CPC classification number: H05K3/027 ,  B23K26/36 ,  B23K2201/38 ,  H05K2201/062 ,  H05K2201/09363

    Abstract: 본 발명은 전도층의 한정된 면적을 기판 (1) 으로부터 부분적으로 떼어내기 위한 방법에 관한 것이다. 이를 위해, 제 1 방법 단계에서, 상기 면적은 우선 레이저 빔 (3) 을 이용해 영역 (4) 들로 나뉘어진다. 이를 위해, 레이저 빔 파라미터들은, 전도층을 아래에 있는 기판 (1) 이 프로세스 시 동시에 손상되지 않고 전도층만이 제거되도록 설정된다. 이를 위해, 이들 스트립 모양의 영역 (4) 들 각각은, 영역 (4) 들의 각각의 둘레를 따른 선 모양의 컷아웃부 (5) 의 도입에 의해 전도층의 서로 접해 있는 영역 (4) 들로부터 열적으로 절연된다. 이를 위해, 컷아웃부 (5) 들은 실질적으로 평행한 직선들로서 도입되며, 이 직선들은 도체 트랙 (2) 의 알려져 있는 경로에 의해 결정된 주축들 (X, Y) 과 함께 22.5°의 예각 ( ) 을 형성한다. 이러한 방식으로, 도체 트랙 (2) 에 대한 컷아웃부 (5) 들의 평행한 경로가 실제로 거의 있을 수 없고, 따라서 도체 트랙 (2) 에 이웃한 영역 (4) 을 떼어내는 프로세스 동안 도체 트랙 (2) 에 대해 평행한 열적 에너지 유입이 저지되며, 따라서 도체 트랙의 손상이 저지된다. 후속의 방법 단계에서, 영역 (4) 들은 동시에 일어나는 가열시 유체흐름을 이용해 제거되며, 컷아웃부 (5) 들에 대한 유체흐름의 방위는, 유체흐름이 컷아웃부 (5) 들에 평행하게도 부딪치지 않고 직각으로도 부딪치지 않도록 설정된다.

    레이저 에칭 가공용 도전성 페이스트, 도전성 박막 및 도전성 적층체
    7.
    发明公开
    레이저 에칭 가공용 도전성 페이스트, 도전성 박막 및 도전성 적층체 审中-公开
    用于激光蚀刻导电薄膜和导电层压板的导电膏

    公开(公告)号：KR20180031820A

    公开(公告)日：2018-03-28

    申请号：KR20187007912

    申请日：2013-07-08

    Applicant: TOYO BOSEKI

    Inventor： HAMASAKI RYOU ,  OHMAE SHINTAROU

    IPC: H01B1/22 ,  G06F3/041 ,  H05K1/09 ,  H05K3/02

    CPC classification number: G06F3/041 ,  G06F2203/04103 ,  H01B1/22 ,  H05K1/095 ,  H05K3/027 ,  H05K2201/09363 ,  H05K2203/107

    Abstract: (과제) 종래의스크린인쇄법으로는대응이곤란한 L/S가 50/50 ㎛이하인고밀도전극회로배선을, 저비용또한낮은환경부하로제조할수 있는레이저에칭가공에적합한레이저에칭가공용도전성페이스트를제공한다. (해결수단) 열가소성수지를포함하는바인더수지(A), 금속가루(B) 및유기용제(C)를함유하는레이저에칭가공용도전성페이스트, 상기도전성페이스트를이용하여형성된도전성박막, 도전성적층체, 전기회로및 터치패널.

    Abstract translation: 本发明的课题在于提供一种激光蚀刻用导电性​​糊剂，其适合于能够以低成本且L / S为50 /50μm以下的高密度电极电路布线以低负担 对于环境而言，所述高密度电极电路布线已被认为难以通过常规丝网印刷方法生产。 （A）由热塑性树脂形成的粘合剂树脂，（B）金属粉末和（C）有机溶剂的激光蚀刻用导电性​​糊剂; 导电性薄膜，使用该导电性糊形成; 导电层压板; 电路; 和触摸面板。

    회로기판 및 그 제조방법
    8.
    发明授权
    회로기판 및 그 제조방법 失效
    电路板及其制造方法

    公开(公告)号：KR101099942B1

    公开(公告)日：2011-12-28

    申请号：KR1020107009340

    申请日：2008-11-04

    Applicant: 파나소닉 전공 주식회사

    Inventor： 나카하라요이치로 ,  이케가와나오토 ,  우에무라교헤이 ,  우치노노요시유키

    IPC: H05K3/04 ,  H05K3/18

    CPC classification number: H05K3/027 ,  H05K3/108 ,  H05K3/244 ,  H05K2201/09363 ,  H05K2203/0723 ,  H05K2203/107

    Abstract: 회로기판은 절연성 기판(1)과, 이 절연성 기판(1) 상에 형성된 회로(3)를 구비하고, 이 회로는, 이 절연성 기판(1)의 표면에 피복된 금속박막(2)에 회로(3)의 윤곽을 따라서 레이저(L)를 조사해 상기 금속박막(2)을 회로(3)의 윤곽에서 부분적으로 제거하는 것에 의해서 회로 패턴이 형성되어 이루어지는 도금 베이스층(4)과, 이 도금 베이스층(4)의 표면상에 도금 베이스층 측으로부터 차례로 금속 도금으로 형성된 구리(Cu) 도금층(5), 니켈(Ni) 도금층(6) 및 금(Au) 도금층(7)의 사이에, 금(Au)에 대해서 표준 전극 전위가 비(卑)인 금속을 가지는 제1 중간 도금층(8)이 금(Au) 도금층에 접하여 형성됨과 동시에, 이 제1 중간 도금층의 금속에 대해 표준 전극 전위가 귀(貴)인 금속을 가지는 제2 중간 도금층(9)이 제1 중간 도금층(8)에 접하여 형성되어 있다.

    광원 유닛 및 그를 포함하는 표시 장치
    9.
    发明公开
    광원 유닛 및 그를 포함하는 표시 장치 有权
    光源单元和具有该光源单元的显示设备

    公开(公告)号：KR1020100082640A

    公开(公告)日：2010-07-19

    申请号：KR1020090002023

    申请日：2009-01-09

    Applicant: 삼성디스플레이 주식회사

    Inventor： 최동완 ,  양효상 ,  은희권 ,  이승준

    IPC: G02F1/1345 ,  G02F1/13357

    CPC classification number: G02F1/13452 ,  G02B6/0083 ,  G02F1/133615 ,  G02F2001/133334 ,  H05K1/0218 ,  H05K1/0219 ,  H05K2201/0715 ,  H05K2201/09363 ,  H05K2201/10106 ,  H05K2201/10113

    Abstract: PURPOSE: A light source unit and a display device including the same are provided to offer the structure which can block electromagnetic interference by a high frequency generating in an internal circuit. CONSTITUTION: A display panel(20) indicates an image. A light source(51) offers light to the display panel. In a first circuit board(52), the light source is mounted. In at least one side of the first circuit board, an electromagnetic interference blocking pattern is formed. The electromagnetic interference blocking pattern is connected to earth power. The first circuit board includes more an anode pattern and a cathode pattern supplying the power to the light source.

    Abstract translation: 目的：提供一种光源单元和包括该光源单元的显示装置，以提供能够通过在内部电路中产生高频来阻止电磁干扰的结构。 构成：显示面板（20）表示图像。 光源（51）向显示面板提供光。 在第一电路板（52）中，安装光源。 在第一电路板的至少一侧，形成电磁干扰阻挡图案。 电磁干扰阻塞模式连接到地电。 第一电路板包括更多的阳极图案和向光源供电的阴极图案。

Patent Agency Ranking