半導體裝置及其製作方法
    3.
    发明专利
    半導體裝置及其製作方法 审中-公开
    半导体设备及其制作方法

    公开(公告)号:TW202015117A

    公开(公告)日:2020-04-16

    申请号:TW107143228

    申请日:2018-12-03

    IPC分类号: H01L21/304

    摘要: 本揭露提供一種半導體裝置及其製作方法。該半導體裝置包括一半導體晶圓、複數半導體晶片、以及複數第一保護壩。該半導體晶圓具有被複數垂直切割道及複數水平切割道區隔開來的複數功能區。該半導體晶片分別裝設於該等功能區。該等第一保護壩設於該等垂直切割道及該等水平切割道,且與該等半導體晶片相間隔。該第一保護壩之高度不小於該半導體晶片之高度。

    简体摘要: 本揭露提供一种半导体设备及其制作方法。该半导体设备包括一半导体晶圆、复数半导体芯片、以及复数第一保护坝。该半导体晶圆具有被复数垂直切割道及复数水平切割道区隔开来的复数功能区。该半导体芯片分别装设于该等功能区。该等第一保护坝设于该等垂直切割道及该等水平切割道,且与该等半导体芯片相间隔。该第一保护坝之高度不小于该半导体芯片之高度。

    半導體結構及其製備方法
    5.
    发明专利
    半導體結構及其製備方法 审中-公开
    半导体结构及其制备方法

    公开(公告)号:TW202018944A

    公开(公告)日:2020-05-16

    申请号:TW107145327

    申请日:2018-12-14

    摘要: 本揭露提供一種半導體結構及其製備方法。該半導體結構包括一基底、複數個堆疊、以及複數個單元柱。該複數個堆疊設置於該基底的上方並且透過至少一個切口彼此分離。該複數個堆疊中的至少一個堆疊包括複數個子堆疊,該複數個子堆疊中的至少一個子堆疊具有順序堆疊的一絕緣層、一第一種子層及一金屬層。該複數個單元柱穿透該複數個堆疊中的至少一個堆疊。

    简体摘要: 本揭露提供一种半导体结构及其制备方法。该半导体结构包括一基底、复数个堆栈、以及复数个单元柱。该复数个堆栈设置于该基底的上方并且透过至少一个切口彼此分离。该复数个堆栈中的至少一个堆栈包括复数个子堆栈,该复数个子堆栈中的至少一个子堆栈具有顺序堆栈的一绝缘层、一第一种子层及一金属层。该复数个单元柱穿透该复数个堆栈中的至少一个堆栈。

    電子裝置及其製造方法
    10.
    发明专利
    電子裝置及其製造方法 审中-公开
    电子设备及其制造方法

    公开(公告)号:TW202022986A

    公开(公告)日:2020-06-16

    申请号:TW107147424

    申请日:2018-12-27

    IPC分类号: H01L21/76 H01L21/31

    摘要: 本揭露提供一種電子裝置以及其製造方法。該電子裝置包含一半導體元件、一絕緣層、至少一個接觸插塞以及一濾波元件。該絕緣層設置於該半導體元件上。該接觸插塞穿透該絕緣層。該濾波元件設置於該絕緣層以及該接觸插塞上。該濾波元件包括一底部電極、一隔離層、一頂部電極以及一介電層。該底部電極分為一第一線段以及一第二線段,該第一線段與該接觸插塞連接,該第二線段與該第一線段分開。該隔離層設置於該底部電極上。該頂部電極設置於該隔離層中,且該介電層設置於該底部電極以及該頂部電極之間。

    简体摘要: 本揭露提供一种电子设备以及其制造方法。该电子设备包含一半导体组件、一绝缘层、至少一个接触插塞以及一滤波组件。该绝缘层设置于该半导体组件上。该接触插塞穿透该绝缘层。该滤波组件设置于该绝缘层以及该接触插塞上。该滤波组件包括一底部电极、一隔离层、一顶部电极以及一介电层。该底部电极分为一第一线段以及一第二线段,该第一线段与该接触插塞连接,该第二线段与该第一线段分开。该隔离层设置于该底部电极上。该顶部电极设置于该隔离层中,且该介电层设置于该底部电极以及该顶部电极之间。