扇出型半導體封裝
    1.
    发明专利
    扇出型半導體封裝 审中-公开
    扇出型半导体封装

    公开(公告)号:TW201921619A

    公开(公告)日:2019-06-01

    申请号:TW107144666

    申请日:2017-02-22

    IPC分类号: H01L23/48 H01L23/28 H01L21/56

    摘要: 一種扇出型半導體封裝包括:第一互連構件,具有貫穿孔;第一半導體晶片,安置於貫穿孔中且具有安置有連接墊的主動表面及被動表面;第一囊封體,囊封第一互連構件及第一半導體晶片的至少某些部分;第二互連構件,安置於第一互連構件及第一半導體晶片的主動表面上,且包括電性連接至第一半導體晶片的連接墊的重佈線層;第二半導體晶片,安置於第一囊封體上且具有其上安置有連接墊的主動表面;背側重佈線層安置於第一囊封體上;以及背側介層窗穿透過第一囊封體。

    简体摘要: 一种扇出型半导体封装包括:第一互连构件,具有贯穿孔;第一半导体芯片,安置于贯穿孔中且具有安置有连接垫的主动表面及被动表面;第一囊封体,囊封第一互连构件及第一半导体芯片的至少某些部分;第二互连构件,安置于第一互连构件及第一半导体芯片的主动表面上,且包括电性连接至第一半导体芯片的连接垫的重布线层;第二半导体芯片,安置于第一囊封体上且具有其上安置有连接垫的主动表面;背侧重布线层安置于第一囊封体上;以及背侧介层窗穿透过第一囊封体。

    扇出型半導體封裝以及包含該封裝的電子裝置
    2.
    发明专利
    扇出型半導體封裝以及包含該封裝的電子裝置 审中-公开
    扇出型半导体封装以及包含该封装的电子设备

    公开(公告)号:TW201830612A

    公开(公告)日:2018-08-16

    申请号:TW107117568

    申请日:2016-10-20

    IPC分类号: H01L23/31 H01L23/498

    摘要: 一種扇出型半導體封裝包括:第一內連構件,包括第一絕緣層、分別安置於第一絕緣層的相對兩側上的第一襯墊及第二襯墊、將第一襯墊與第二襯墊彼此連接的第一介層窗及安置於第一絕緣層的一側且沿著第一絕緣層延伸而與第二襯墊連接的配線,其中配線具有比第二襯墊的寬度小的寬度;半導體晶片,安置於內連構件上;以及包封體,包封半導體晶片的至少一部分。第一介層窗的中心線不與第一襯墊的中心線及第二襯墊的中心線中的至少一者對齊。第一襯墊的尺寸大於第二襯墊的尺寸。第二襯墊位於在堆疊方向上與第一襯墊重疊的區域內。

    简体摘要: 一种扇出型半导体封装包括:第一内连构件,包括第一绝缘层、分别安置于第一绝缘层的相对两侧上的第一衬垫及第二衬垫、将第一衬垫与第二衬垫彼此连接的第一介层窗及安置于第一绝缘层的一侧且沿着第一绝缘层延伸而与第二衬垫连接的配线,其中配线具有比第二衬垫的宽度小的宽度;半导体芯片,安置于内连构件上;以及包封体,包封半导体芯片的至少一部分。第一介层窗的中心线不与第一衬垫的中心线及第二衬垫的中心线中的至少一者对齐。第一衬垫的尺寸大于第二衬垫的尺寸。第二衬垫位于在堆栈方向上与第一衬垫重叠的区域内。

    扇出型半導體封裝
    3.
    发明专利
    扇出型半導體封裝 审中-公开
    扇出型半导体封装

    公开(公告)号:TW201830601A

    公开(公告)日:2018-08-16

    申请号:TW107116968

    申请日:2017-03-08

    IPC分类号: H01L23/28 H01L23/482

    摘要: 一種扇出型半導體封裝包括:一第一連接構件,具有一貫穿孔;一半導體晶片,位於貫穿孔中,具有一主動表面與及位於一相對側上的一被動表面,主動表面具有一連接墊。一密封體密封第一連接構件的至少一部分及半導體晶片的至少一部分。一第二連接構件位於第一連接構件及半導體晶片上。第一連接構件及第二連接構件分別包括電性連接至半導體晶片的連接墊的一重佈線層。第二連接構件與密封體之間的介面位於和第二連接構件與第一連接構件的重佈線層之間的介面的水平高度或第二連接構件與半導體晶片的連接墊之間的介面的水平高度不同的水平高度上。

    简体摘要: 一种扇出型半导体封装包括:一第一连接构件,具有一贯穿孔;一半导体芯片,位于贯穿孔中,具有一主动表面与及位于一相对侧上的一被动表面,主动表面具有一连接垫。一密封体密封第一连接构件的至少一部分及半导体芯片的至少一部分。一第二连接构件位于第一连接构件及半导体芯片上。第一连接构件及第二连接构件分别包括电性连接至半导体芯片的连接垫的一重布线层。第二连接构件与密封体之间的界面位于和第二连接构件与第一连接构件的重布线层之间的界面的水平高度或第二连接构件与半导体芯片的连接垫之间的界面的水平高度不同的水平高度上。