Simplified title:集成电路芯片设计缩减之商业评估系统及方法及相关成本利益预测方法 METHOD AND SYSTEM FOR PREDICTING SHRINKABLE YIELD FOR BUSINESS ASSESSMENT OF INTEGRATED CIRCUIT DESIGN SHRINK AND RELATED COST BENEFITS PREDICTING METHOD
Abstract in simplified Chinese:本发明提供一种方法以及系统,用于集成电路设计缩减的商业评估,用以预测可缩减良率。依据本发明之一实施例提供一个评估系统来判断一集成电路芯片之一设计缩减的成本利益。借由本发明,不同设计缩减技术间的成本利益分析将在制程的初期时得到,使得关于设计缩减使用的商业决策可尽早地决定。
Abstract in simplified Chinese:一种半导体组件的结构,包括:一基底;一隔离区,形成于基底;一主动区,形成于基底且邻近隔离区,主动区具有一纵长;以及一辅助图案,形成于隔离区上,辅助图案具有一纵长,其中辅助区之纵长大于主动区之纵长,主动区是具有一对长边及短边之一矩形,矩形之长边与主动区之间隔距离约小于1500nm,且与主动区之纵长大致平行。