公开(公告)号：TW201421597A

公开(公告)日：2014-06-01

申请号：TW102140983

申请日：2013-11-12

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 萬幸仁 ,  WANN, CLEMENT HSINGJEN ,  奧野泰利 ,  OKUNO, YASUTOSHI ,  葉凌彥 ,  YEH, LING YEN ,  施啓元 ,  SHIH, CHI YUAN ,  邵元輔 ,  SHAO, YUAN FU ,  蔡偉駿 ,  TSAI, WEI CHUN

IPC: H01L21/66

CPC classification number: H01L22/14 ,  H01L21/30625 ,  H01L22/34 ,  H01L29/0642 ,  H01L29/0649 ,  H01L29/161 ,  H01L29/66795

Abstract: 一種半導體鰭部內載子濃度之測定方法，包括：使用一四點探針頭探測至少一半導體鰭部，使該四點探針之四個探針接觸該至少一半導體鰭部；量測該至少一半導體鰭部之一電阻；以及由該電阻計算出該半導體鰭部之一載子濃度。

Abstract in simplified Chinese: 一种半导体鳍部内载子浓度之测定方法，包括：使用一四点探针头探测至少一半导体鳍部，使该四点探针之四个探针接触该至少一半导体鳍部；量测该至少一半导体鳍部之一电阻；以及由该电阻计算出该半导体鳍部之一载子浓度。

公开(公告)号：TWI520266B

公开(公告)日：2016-02-01

申请号：TW103110612

申请日：2014-03-21

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 萬幸仁 ,  WANN, CLEMENT HSINGJEN ,  葉凌彥 ,  YEH, LING YEN ,  施啓元 ,  SHIH, CHI YUAN ,  蔡偉駿 ,  TSAI, WEI CHUN

IPC: H01L21/762 ,  H01L23/544

CPC classification number: H01L22/32 ,  H01L21/76224 ,  H01L22/34 ,  H01L23/544 ,  H01L27/0886 ,  H01L29/0649 ,  H01L2223/54453

公开(公告)号：TWI524446B

公开(公告)日：2016-03-01

申请号：TW102140983

申请日：2013-11-12

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 萬幸仁 ,  WANN, CLEMENT HSINGJEN ,  奧野泰利 ,  OKUNO, YASUTOSHI ,  葉凌彥 ,  YEH, LING YEN ,  施啓元 ,  SHIH, CHI YUAN ,  邵元輔 ,  SHAO, YUAN FU ,  蔡偉駿 ,  TSAI, WEI CHUN

IPC: H01L21/66

CPC classification number: H01L22/14 ,  H01L21/30625 ,  H01L22/34 ,  H01L29/0642 ,  H01L29/0649 ,  H01L29/161 ,  H01L29/66795

公开(公告)号：TW201513266A

公开(公告)日：2015-04-01

申请号：TW103110612

申请日：2014-03-21

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 萬幸仁 ,  WANN, CLEMENT HSINGJEN ,  葉凌彥 ,  YEH, LING YEN ,  施啓元 ,  SHIH, CHI YUAN ,  蔡偉駿 ,  TSAI, WEI CHUN

IPC: H01L21/762 ,  H01L23/544

CPC classification number: H01L22/32 ,  H01L21/76224 ,  H01L22/34 ,  H01L23/544 ,  H01L27/0886 ,  H01L29/0649 ,  H01L2223/54453

Abstract: 一種半導體結構之製作方法，包括：形成一半導體裝置於一晶圓上，其中晶圓具有一基底；及形成一測試鍵於晶圓之基底上和切割線中，包括：形成複數個淺溝槽隔離結構於晶圓之基底上和切割線中；形成複數個包括半導體材料之測試墊，上述測試墊形成於基底上，且以上述淺溝槽隔離結構之至少一者分隔，上述測試墊之至少一第一測試墊具有與半導體裝置之一部分相關的物理特性。

Abstract in simplified Chinese: 一种半导体结构之制作方法，包括：形成一半导体设备于一晶圆上，其中晶圆具有一基底；及形成一测试键于晶圆之基底上和切割线中，包括：形成复数个浅沟槽隔离结构于晶圆之基底上和切割线中；形成复数个包括半导体材料之测试垫，上述测试垫形成于基底上，且以上述浅沟槽隔离结构之至少一者分隔，上述测试垫之至少一第一测试垫具有与半导体设备之一部分相关的物理特性。