公开(公告)号：TWI497720B

公开(公告)日：2015-08-21

申请号：TW102110603

申请日：2013-03-26

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 洪嘉陽 ,  HUNG, CHIA YANG ,  陳柏仁 ,  CHEN, PO ZEN ,  楊思宏 ,  YANG, SZU HUNG ,  鄭志成 ,  JENG, CHI CHERNG ,  趙志剛 ,  CHAO, CHIH KANG ,  鄭易沂 ,  CHENG, I I

IPC: H01L29/78 ,  H01L21/762

CPC classification number: H01L21/76229 ,  H01L27/1463 ,  H01L27/14643

公开(公告)号：TW201725688A

公开(公告)日：2017-07-16

申请号：TW105133563

申请日：2016-10-18

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 陳昱志 ,  CHEN, YU CHIH ,  胡弘龍 ,  HU, HUNG LUNG ,  蔡嘉慶 ,  TSAI, CHIA CHING ,  楊思宏 ,  YANG, SZU HUNG

IPC: H01L23/528 ,  H01L23/532 ,  H01L23/535

CPC classification number: H01L21/3115 ,  H01L21/0276 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/76802 ,  H01L21/76823 ,  H01L21/76832 ,  H01L21/76834 ,  H01L23/53214 ,  H01L23/53228 ,  H01L23/53242 ,  H01L23/53257 ,  H01L23/53295

Abstract: 本揭示提供一種具有摻雜金屬之蝕刻終止層的半導體結構以及其製造方法。此製造方法包括形成具有互連結構之半導體裝置，其中互連結構包含介電層及導體，且蝕刻終止層位於介電層上。設置光阻層於介電層上之導體的上表面，並圖案化光阻層使部分的蝕刻終止層裸露出來。摻雜元素至部分裸露出來的蝕刻終止層中，使之形成摻雜金屬之蝕刻終止層，其中摻雜金屬之蝕刻終止層具有凹部結構且功能如導體上之導電墊。

Abstract in simplified Chinese: 本揭示提供一种具有掺杂金属之蚀刻终止层的半导体结构以及其制造方法。此制造方法包括形成具有互链接构之半导体设备，其中互链接构包含介电层及导体，且蚀刻终止层位于介电层上。设置光阻层于介电层上之导体的上表面，并图案化光阻层使部分的蚀刻终止层裸露出来。掺杂元素至部分裸露出来的蚀刻终止层中，使之形成掺杂金属之蚀刻终止层，其中掺杂金属之蚀刻终止层具有凹部结构且功能如导体上之导电垫。

公开(公告)号：TWI690047B

公开(公告)日：2020-04-01

申请号：TW105133563

申请日：2016-10-18

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 陳昱志 ,  CHEN, YU CHIH ,  胡弘龍 ,  HU, HUNG LUNG ,  蔡嘉慶 ,  TSAI, CHIA CHING ,  楊思宏 ,  YANG, SZU HUNG

IPC: H01L23/528 ,  H01L23/532 ,  H01L23/535

公开(公告)号：TW201344917A

公开(公告)日：2013-11-01

申请号：TW102110603

申请日：2013-03-26

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 洪嘉陽 ,  HUNG, CHIA YANG ,  陳柏仁 ,  CHEN, PO ZEN ,  楊思宏 ,  YANG, SZU HUNG ,  鄭志成 ,  JENG, CHI CHERNG ,  趙志剛 ,  CHAO, CHIH KANG ,  鄭易沂 ,  CHENG, I I

IPC: H01L29/78 ,  H01L21/762

CPC classification number: H01L21/76229 ,  H01L27/1463 ,  H01L27/14643

Abstract: 本發明揭露一種半導體裝置，包括一半導體基板，具有第一、第二及第三半導體裝置設置於其上。一主動區及區隔主動區的一外圍區設置於半導體基板上，其中第一半導體裝置設置於主動區而第二半導體裝置設置於外圍區。一第一淺溝槽隔離溝槽界定出至少一部分的主動區，且一第二淺溝槽隔離溝槽界定出至少一部分的外圍區，其中第二淺溝槽隔離溝槽的深度大致上深於第一淺溝槽隔離溝槽的深度。本發明亦揭露一種半導體裝置的製造方法。

Abstract in simplified Chinese: 本发明揭露一种半导体设备，包括一半导体基板，具有第一、第二及第三半导体设备设置于其上。一主动区及区隔主动区的一外围区设置于半导体基板上，其中第一半导体设备设置于主动区而第二半导体设备设置于外围区。一第一浅沟槽隔离沟槽界定出至少一部分的主动区，且一第二浅沟槽隔离沟槽界定出至少一部分的外围区，其中第二浅沟槽隔离沟槽的深度大致上深于第一浅沟槽隔离沟槽的深度。本发明亦揭露一种半导体设备的制造方法。