公开(公告)号：TWI470679B

公开(公告)日：2015-01-21

申请号：TW101121446

申请日：2012-06-15

Applicant: 東京威力科創股份有限公司 ,  TOKYO ELECTRON LIMITED

Inventor： 松本賢治 ,  MATSUMOTO, KENJI ,  五味淳 ,  GOMI, ATSUSHI ,  波多野達夫 ,  HATANO, TATSUO ,  濱田龍文 ,  HAMADA, TATSUFUMI

IPC: H01L21/28 ,  H01L21/768

CPC classification number: H01L21/76846 ,  H01L21/28556 ,  H01L21/28562 ,  H01L21/76823 ,  H01L21/76826 ,  H01L21/76831 ,  H01L21/76844 ,  H01L21/76862 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

公开(公告)号：TW201417212A

公开(公告)日：2014-05-01

申请号：TW102125527

申请日：2013-07-17

Applicant: 東京威力科創股份有限公司 ,  TOKYO ELECTRON LIMITED

Inventor： 松本賢治 ,  MATSUMOTO, KENJI ,  濱田龍文 ,  HAMADA, TATSUFUMI ,  前川薰 ,  MAEKAWA, KAORU

IPC: H01L21/768

CPC classification number: H01L21/76843 ,  H01L21/28562 ,  H01L21/76802 ,  H01L21/76814 ,  H01L21/76823 ,  H01L21/76831 ,  H01L21/76844 ,  H01L21/76855 ,  H01L21/76856 ,  H01L21/76864 ,  H01L21/76867 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 半導體裝置之製造方法係具有：絕緣膜形成工序，係在形成有第1導電膜之基板上形成絕緣膜；凹部形成工序，係在該絕緣膜形成凹部，使得該第1導電膜露出於該凹部的一部分；金屬氧化膜形成工序，係在該凹部形成工序後，以覆蓋該絕緣膜及該第1導電膜之方式形成金屬氧化膜；氫自由基處理工序，係在該金屬氧化膜形成工序後，將原子狀氫照射至該基板；以及第2導電膜形成工序，係於該凹部內部形成第2導電膜。

Abstract in simplified Chinese: 半导体设备之制造方法系具有：绝缘膜形成工序，系在形成有第1导电膜之基板上形成绝缘膜；凹部形成工序，系在该绝缘膜形成凹部，使得该第1导电膜露出于该凹部的一部分；金属氧化膜形成工序，系在该凹部形成工序后，以覆盖该绝缘膜及该第1导电膜之方式形成金属氧化膜；氢自由基处理工序，系在该金属氧化膜形成工序后，将原子状氢照射至该基板；以及第2导电膜形成工序，系于该凹部内部形成第2导电膜。

公开(公告)号：TW200729399A

公开(公告)日：2007-08-01

申请号：TW095133697

申请日：2006-09-12

Applicant: 皇家飛利浦電子股份有限公司 KONINKLIJKE PHILIPS ELECTRONICS N.V.

Inventor： 溫 伯斯琳 BESLING, WIM

IPC: H01L

CPC classification number: H01L21/76823 ,  H01L21/76807 ,  H01L21/76826 ,  H01L21/76831 ,  H01L21/76843 ,  H01L21/76867

Abstract: 本發明描述一種製造用於半導體裝置之金屬鑲嵌互連(1)的方法。一非導電擴散障壁(10)形成於由一多孔低K介電材料(6)所界定的通道(7)之壁上,及一密閉該通道(7)之一端的銅區域(3)之表面上。該非導電障壁層(10)經電漿處理以將該障壁層之一上部部分(10b)轉換為一導電層,而該障壁層之一包含已滲透該介電材料之孔隙之材料的下部部分(10a)保持不導電。隨後以一第二銅區域(13)填充該通道(7),從而經由該障壁(10)之目前導電的上部部分(10b)形成與該第一銅區域(3)之電互連。熟習此項技術者將瞭解,可在不偏離本發明之範疇的情況下組合此文件中描述及申請之本發明之所有實施例。

Abstract in simplified Chinese: 本发明描述一种制造用于半导体设备之金属镶嵌互连(1)的方法。一非导电扩散障壁(10)形成于由一多孔低K介电材料(6)所界定的信道(7)之壁上,及一密闭该信道(7)之一端的铜区域(3)之表面上。该非导电障壁层(10)经等离子处理以将该障壁层之一上部部分(10b)转换为一导电层,而该障壁层之一包含已渗透该介电材料之孔隙之材料的下部部分(10a)保持不导电。随后以一第二铜区域(13)填充该信道(7),从而经由该障壁(10)之目前导电的上部部分(10b)形成与该第一铜区域(3)之电互连。熟习此项技术者将了解,可在不偏离本发明之范畴的情况下组合此文档中描述及申请之本发明之所有实施例。

公开(公告)号：TW201349506A

公开(公告)日：2013-12-01

申请号：TW102112211

申请日：2013-04-03

Applicant: 夏普股份有限公司 ,  SHARP KABUSHIKI KAISHA

Inventor： 伊東一篤 ,  ITO, KAZUATSU ,  高丸泰 ,  TAKAMARU, YUTAKA ,  宮本忠芳 ,  MIYAMOTO, TADAYOSHI ,  宮本光伸 ,  MIYAMOTO, MITSUNOBU ,  中澤淳 ,  NAKAZAWA, MAKOTO ,  小川康行 ,  OGAWA, YASUYUKI ,  內田誠一 ,  UCHIDA, SEIICHI ,  森重恭 ,  MORI, SHIGEYASU

IPC: H01L29/78 ,  H01L21/28

CPC classification number: H01L27/124 ,  H01L21/02554 ,  H01L21/02565 ,  H01L21/32051 ,  H01L21/76823 ,  H01L21/76825 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76838 ,  H01L27/1225 ,  H01L27/1244 ,  H01L27/1259 ,  H01L29/41733 ,  H01L29/41758 ,  H01L29/7869 ,  H01L29/78693

Abstract: 本發明之半導體裝置(100)包括：閘極電極(3)；閘極絕緣層(4)；氧化物層(50)，其係形成於閘極絕緣層(4)上且包含第1半導體區域(51)及第1導電體區域(55)者，且第1半導體區域(51)之至少一部分介隔閘極絕緣層(4)與閘極電極(3)重疊；源極電極(6s)，其以與氧化物層(50)之第1半導體區域(51)之上表面接觸之方式而形成；汲極電極(6d)，其以與氧化物層(50)之第1半導體區域(51)之上表面接觸之方式而形成，且與第1導電體區域(55)電性連接；及導電層(60)，其與氧化物層(50)之上表面接觸而形成，且具有複數個開口部(66)或切口部；且氧化物層(50)包含於導電層之複數個開口部內或切口部內具有表面之複數個第2導電體區域(57、58)。

Abstract in simplified Chinese: 本发明之半导体设备(100)包括：闸极电极(3)；闸极绝缘层(4)；氧化物层(50)，其系形成于闸极绝缘层(4)上且包含第1半导体区域(51)及第1导电体区域(55)者，且第1半导体区域(51)之至少一部分介隔闸极绝缘层(4)与闸极电极(3)重叠；源极电极(6s)，其以与氧化物层(50)之第1半导体区域(51)之上表面接触之方式而形成；汲极电极(6d)，其以与氧化物层(50)之第1半导体区域(51)之上表面接触之方式而形成，且与第1导电体区域(55)电性连接；及导电层(60)，其与氧化物层(50)之上表面接触而形成，且具有复数个开口部(66)或切口部；且氧化物层(50)包含于导电层之复数个开口部内或切口部内具有表面之复数个第2导电体区域(57、58)。

公开(公告)号：TW201125074A

公开(公告)日：2011-07-16

申请号：TW099139087

申请日：2010-11-12

Applicant: 愛發科股份有限公司

Inventor： 畠中正信

IPC: H01L

CPC classification number: H01L23/53238 ,  H01L21/02063 ,  H01L21/321 ,  H01L21/76814 ,  H01L21/76823 ,  H01L21/76825 ,  H01L21/76831 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76867 ,  H01L21/76876 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一種半導體裝置之製造方法，其係具備：以ZrBN膜(21)被覆基板上之絕緣膜之凹部(20)的製程；以銅晶種膜(22)被覆ZrBN膜(21)的製程；以鍍銅膜(23)填充於由銅晶種膜(22)所被覆之凹部(20)的製程；以及於銅晶種膜(22)被覆ZrBN膜(21)之前，從ZrBN膜(21)之表面至少去除掉氮，使該表面導體化的製程。

Abstract in simplified Chinese: 一种半导体设备之制造方法，其系具备：以ZrBN膜(21)被覆基板上之绝缘膜之凹部(20)的制程；以铜晶种膜(22)被覆ZrBN膜(21)的制程；以镀铜膜(23)填充于由铜晶种膜(22)所被覆之凹部(20)的制程；以及于铜晶种膜(22)被覆ZrBN膜(21)之前，从ZrBN膜(21)之表面至少去除掉氮，使该表面导体化的制程。

公开(公告)号：TW508658B

公开(公告)日：2002-11-01

申请号：TW090111584

申请日：2001-05-15

Applicant: ASM微相化學股份有限公司

Inventor： 派克 索尼納 ,  凱-艾瑞克 艾勒斯

IPC: H01L

CPC classification number: H01L21/76843 ,  H01L21/02068 ,  H01L21/28562 ,  H01L21/3105 ,  H01L21/321 ,  H01L21/76807 ,  H01L21/76814 ,  H01L21/76823 ,  H01L21/76831 ,  H01L21/76834 ,  H01L21/76838 ,  H01L21/76861 ,  H01L21/76862 ,  H01L21/76873 ,  H01L21/76883 ,  H01L21/76886 ,  H01L2224/32245 ,  H01L2224/45147 ,  H01L2224/48247 ,  H01L2924/00011 ,  H01L2924/12044 ,  H01L2924/00 ,  H01L2924/01005

Abstract: 本發明有關一種製造積體電路之方法，該積體電路係含有至少一層元素金屬層，此層在積體電路進行處理之期間至少部分係為金屬氧化物形式，及一種含有特定官能基之有機化合物的用途，該官能基係用以還原在積體電路產製期間所形成之金屬氧化物層。根據本發明方法，該金屬氧化物層係使用還原劑至少部分還原成元素金屬，該還原劑係選自含有一或多種以下官能基之有機化合物：醇(-OH)、醛(-CHO)、及羧酸(-COOH)。

Abstract in simplified Chinese: 本发明有关一种制造集成电路之方法，该集成电路系含有至少一层元素金属层，此层在集成电路进行处理之期间至少部分系为金属氧化物形式，及一种含有特定官能基之有机化合物的用途，该官能基系用以还原在集成电路产制期间所形成之金属氧化物层。根据本发明方法，该金属氧化物层系使用还原剂至少部分还原成元素金属，该还原剂系选自含有一或多种以下官能基之有机化合物：醇(-OH)、醛(-CHO)、及羧酸(-COOH)。

公开(公告)号：TW201809335A

公开(公告)日：2018-03-16

申请号：TW106118762

申请日：2017-06-07

Applicant: ASM IP控股公司 ,  ASM IP HOLDING B.V.

Inventor： 陳尚 ,  CHEN, SHANG ,  渡會俊晴 ,  WATARAI, TOSHIHARU ,  小沼隆大 ,  ONUMA, TAKAHIRO ,  石川大 ,  ISHIKAWA, DAI ,  難波邦年 ,  NAMBA, KUNITOSHI

IPC: C23C16/04 ,  C23C16/06

CPC classification number: H01L21/7685 ,  C23C16/04 ,  C23C16/08 ,  C23C16/4404 ,  C23C16/45523 ,  H01L21/28562 ,  H01L21/32051 ,  H01L21/32055 ,  H01L21/76823 ,  H01L21/76826 ,  H01L21/76849 ,  H01L21/76883 ,  H01L23/53228 ,  H01L23/53266

Abstract: 可將金屬層相對於基底的第二表面選擇性地沈積於基底的一個表面上。在一些實施例中，相對於包括矽的第二表面，將金屬層選擇性地沈積於第一金屬表面上。在一些實施例中，可視情況在執行選擇性沈積製程之前對將要執行選擇性沈積的反應室進行鈍化。在一些實施例中，達成高於約50%或甚至約90%的選擇性。

Abstract in simplified Chinese: 可将金属层相对于基底的第二表面选择性地沉积于基底的一个表面上。在一些实施例中，相对于包括硅的第二表面，将金属层选择性地沉积于第一金属表面上。在一些实施例中，可视情况在运行选择性沉积制程之前对将要运行选择性沉积的反应室进行钝化。在一些实施例中，达成高于约50%或甚至约90%的选择性。

公开(公告)号：TWI614880B

公开(公告)日：2018-02-11

申请号：TW103104291

申请日：2014-02-10

Applicant: 新力股份有限公司 ,  SONY CORPORATION

Inventor： 藤井宣年 ,  FUJII, NOBUTOSHI ,  萩本賢哉 ,  HAGIMOTO, YOSHIYA ,  青柳健一 ,  AOYAGI, KENICHI ,  香川惠永 ,  KAGAWA, YOSHIHISA

IPC: H01L27/14 ,  H01L23/52

CPC classification number: H01L27/14636 ,  H01L21/2007 ,  H01L21/76823 ,  H01L21/76828 ,  H01L21/76864 ,  H01L27/14612 ,  H01L27/14618 ,  H01L27/14634 ,  H01L27/1464 ,  H01L27/14643 ,  H01L27/14689 ,  H01L27/1469 ,  H04N5/2254

公开(公告)号：TW201438208A

公开(公告)日：2014-10-01

申请号：TW103104291

申请日：2014-02-10

Applicant: 新力股份有限公司 ,  SONY CORPORATION

Inventor： 藤井宣年 ,  FUJII, NOBUTOSHI ,  萩本賢哉 ,  HAGIMOTO, YOSHIYA ,  青柳健一 ,  AOYAGI, KENICHI ,  香川惠永 ,  KAGAWA, YOSHIHISA

IPC: H01L27/14 ,  H01L23/52

CPC classification number: H01L27/14636 ,  H01L21/2007 ,  H01L21/76823 ,  H01L21/76828 ,  H01L21/76864 ,  H01L27/14612 ,  H01L27/14618 ,  H01L27/14634 ,  H01L27/1464 ,  H01L27/14643 ,  H01L27/14689 ,  H01L27/1469 ,  H04N5/2254

Abstract: 本發明揭示一種半導體裝置，其包含：一第一基板，其具有一附接表面，在該附接表面上曝露第一電極及一第一絕緣膜；一絕緣薄膜，其覆蓋該第一基板之該附接表面；及一第二基板，其具有一附接表面，在該附接表面上曝露第二電極及一第二絕緣膜，且該第二基板以該第二基板之該附接表面與該第一基板之該附接表面附接在一起而將該絕緣薄膜夾置於其等之間之一狀態附接至該第一基板，且該等第一電極及該等第二電極使該絕緣薄膜之一部分變形及破裂以便彼此直接電連接。

Abstract in simplified Chinese: 本发明揭示一种半导体设备，其包含：一第一基板，其具有一附接表面，在该附接表面上曝露第一电极及一第一绝缘膜；一绝缘薄膜，其覆盖该第一基板之该附接表面；及一第二基板，其具有一附接表面，在该附接表面上曝露第二电极及一第二绝缘膜，且该第二基板以该第二基板之该附接表面与该第一基板之该附接表面附接在一起而将该绝缘薄膜夹置于其等之间之一状态附接至该第一基板，且该等第一电极及该等第二电极使该绝缘薄膜之一部分变形及破裂以便彼此直接电连接。

公开(公告)号：TW201304105A

公开(公告)日：2013-01-16

申请号：TW101118163

申请日：2012-05-22

Applicant: 阿奇默公司 ,  ALCHIMER

Inventor： 蘇賀 多明尼克 ,  SUHR, DOMINIQUE ,  梅米雷克 文森 ,  MEVELLEC, VINCENT

IPC: H01L23/52 ,  H01L21/768

CPC classification number: H01L21/76816 ,  H01L21/02063 ,  H01L21/288 ,  H01L21/2885 ,  H01L21/31111 ,  H01L21/76823 ,  H01L21/76831 ,  H01L21/76874 ,  H01L21/76879 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/5226 ,  H01L23/5283 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/12044 ,  H01L2924/00

Abstract: 本發明提出一種用於在層狀半導體結構中形成垂直電氣連接之方法，其包含下列步驟：- 提供一層狀半導體結構，該層狀半導體結構包含：- 一支撐基材，其包括一第一表面以及一第二表面，- 一絕緣層，其覆蓋在該支撐基材之第一表面上，以及- 至少一種元件結構，其形成在該絕緣層中；以及- 為了露出該元件結構，從該支撐基材之第二表面向上鑽一通孔至該元件結構，特徵在於，在該絕緣層上之鑽孔至少係利用濕式蝕刻進行。

Abstract in simplified Chinese: 本发明提出一种用于在层状半导体结构中形成垂直电气连接之方法，其包含下列步骤：- 提供一层状半导体结构，该层状半导体结构包含：- 一支撑基材，其包括一第一表面以及一第二表面，- 一绝缘层，其覆盖在该支撑基材之第一表面上，以及- 至少一种组件结构，其形成在该绝缘层中；以及- 为了露出该组件结构，从该支撑基材之第二表面向上钻一通孔至该组件结构，特征在于，在该绝缘层上之钻孔至少系利用湿式蚀刻进行。