利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

3 条记录 (耗时 0.03 秒)

    半導體記憶裝置
    1.
    发明专利
    半導體記憶裝置 审中-公开
    半导体记忆设备

    公开(公告)号：TW202018912A

    公开(公告)日：2020-05-16

    申请号：TW108126241

    申请日：2015-02-06

    申请人： 日商東芝記憶體股份有限公司 ,  TOSHIBA MEMORY CORPORATION

    发明人： 福住嘉晃 ,  FUKUZUMI, YOSHIAKI ,  荒井伸也 ,  ARAI, SHINYA ,  十大毅 ,  TSUJI, MASAKI ,  青地英明 ,  AOCHI, HIDEAKI ,  田中啓安 ,  TANAKA, HIROYASU

    IPC分类号： H01L27/105

    摘要： 本發明之半導體記憶裝置包括：連接構件，其包含半導體材料；第1電極膜，其設置於連接構件之至少上方；第1絕緣膜，其設置於第1電極膜上；積層體，其設置於第1絕緣膜上，且係由第2電極膜及第2絕緣膜交替積層而成；3根以上之半導體柱，其等沿互不相同之2個以上之方向排列，且於第2電極膜及第2絕緣膜之積層方向延伸，貫通積層體及第1絕緣膜而連接於連接構件；第3絕緣膜，其設置於半導體柱與積層體之間、以及連接構件與第1電極膜之間；及電荷儲存層，其設置於第3絕緣膜中之至少第2電極膜與半導體柱之間。

    简体摘要： 本发明之半导体记忆设备包括：连接构件，其包含半导体材料；第1电极膜，其设置于连接构件之至少上方；第1绝缘膜，其设置于第1电极膜上；积层体，其设置于第1绝缘膜上，且系由第2电极膜及第2绝缘膜交替积层而成；3根以上之半导体柱，其等沿互不相同之2个以上之方向排列，且于第2电极膜及第2绝缘膜之积层方向延伸，贯通积层体及第1绝缘膜而连接于连接构件；第3绝缘膜，其设置于半导体柱与积层体之间、以及连接构件与第1电极膜之间；及电荷存储层，其设置于第3绝缘膜中之至少第2电极膜与半导体柱之间。