公开(公告)号：TW201830707A

公开(公告)日：2018-08-16

申请号：TW107116193

申请日：2014-05-19

申请人： 日商瑞薩電子股份有限公司 ,  RENESAS ELECTRONICS CORPORATION

发明人： 井上隆 ,  INOUE,TAKASHI ,  中山達峰 ,  NAKAYAMA,TATSUO ,  岡本康宏 ,  OKAMOTO,YASUHIRO ,  川口宏 ,  KAWAGUCHI,HIROSHI ,  竹脇利至 ,  TAKEWAKI,TOSHIYUKI ,  名倉延宏 ,  NAGURA,NOBUHIRO ,  永井隆行 ,  NAGAI,TAKAYUKI ,  三浦喜直 ,  MIURA,YOSHINAO ,  宮本廣信 ,  MIYAMOTO,HIRONOBU

IPC分类号： H01L29/78 ,  H01L21/28

摘要： 本發明之目的在於提高半導體裝置之特性。 本發明係以包含如下構件之方式構成半導體裝置：緩衝層BU、通道層CH及阻障層BA，其等形成於基板S之上方；槽T，其貫通阻障層BA到達至通道層CH之中途；閘極電極GE，其介隔閘極絕緣膜GI而配置於該槽T內；及閘極電極GE之兩側之阻障層BA上之汲極電極DE及源極電極SE。且，閘極絕緣膜GI包含：第1部，其位於槽T之端部側，且自槽T之端部向汲極電極DE側延伸；及第2部，其係較第1部位於更靠近汲極電極DE側，且膜厚大於第1部。第1部包含絕緣膜IF2之單層膜，第2部包含絕緣膜IF1與絕緣膜IF2之積層膜。如此，於槽T之汲極電極DE側之端部藉由減小第1部之膜厚，可降低接通電阻。

简体摘要： 本发明之目的在于提高半导体设备之特性。 本发明系以包含如下构件之方式构成半导体设备：缓冲层BU、信道层CH及阻障层BA，其等形成于基板S之上方；槽T，其贯通阻障层BA到达至信道层CH之中途；闸极电极GE，其介隔闸极绝缘膜GI而配置于该槽T内；及闸极电极GE之两侧之阻障层BA上之汲极电极DE及源极电极SE。且，闸极绝缘膜GI包含：第1部，其位于槽T之端部侧，且自槽T之端部向汲极电极DE侧延伸；及第2部，其系较第1部位于更靠近汲极电极DE侧，且膜厚大于第1部。第1部包含绝缘膜IF2之单层膜，第2部包含绝缘膜IF1与绝缘膜IF2之积层膜。如此，于槽T之汲极电极DE侧之端部借由减小第1部之膜厚，可降低接通电阻。