利索-全球专利检索

  1. Login
  2. Sign Up

Search Results

20 records (took 0.019 seconds)

    半導體裝置之製造方法
    3.
    发明专利
    半導體裝置之製造方法 审中-公开
    半导体设备之制造方法

    公开(公告)号：TW201830707A

    公开(公告)日：2018-08-16

    申请号：TW107116193

    申请日：2014-05-19

    Applicant: 日商瑞薩電子股份有限公司 ,  RENESAS ELECTRONICS CORPORATION

    Inventor： 井上隆 ,  INOUE,TAKASHI ,  中山達峰 ,  NAKAYAMA,TATSUO ,  岡本康宏 ,  OKAMOTO,YASUHIRO ,  川口宏 ,  KAWAGUCHI,HIROSHI ,  竹脇利至 ,  TAKEWAKI,TOSHIYUKI ,  名倉延宏 ,  NAGURA,NOBUHIRO ,  永井隆行 ,  NAGAI,TAKAYUKI ,  三浦喜直 ,  MIURA,YOSHINAO ,  宮本廣信 ,  MIYAMOTO,HIRONOBU

    IPC: H01L29/78 ,  H01L21/28

    Abstract: 本發明之目的在於提高半導體裝置之特性。 本發明係以包含如下構件之方式構成半導體裝置：緩衝層BU、通道層CH及阻障層BA，其等形成於基板S之上方；槽T，其貫通阻障層BA到達至通道層CH之中途；閘極電極GE，其介隔閘極絕緣膜GI而配置於該槽T內；及閘極電極GE之兩側之阻障層BA上之汲極電極DE及源極電極SE。且，閘極絕緣膜GI包含：第1部，其位於槽T之端部側，且自槽T之端部向汲極電極DE側延伸；及第2部，其係較第1部位於更靠近汲極電極DE側，且膜厚大於第1部。第1部包含絕緣膜IF2之單層膜，第2部包含絕緣膜IF1與絕緣膜IF2之積層膜。如此，於槽T之汲極電極DE側之端部藉由減小第1部之膜厚，可降低接通電阻。

    Abstract in simplified Chinese: 本发明之目的在于提高半导体设备之特性。 本发明系以包含如下构件之方式构成半导体设备：缓冲层BU、信道层CH及阻障层BA，其等形成于基板S之上方；槽T，其贯通阻障层BA到达至信道层CH之中途；闸极电极GE，其介隔闸极绝缘膜GI而配置于该槽T内；及闸极电极GE之两侧之阻障层BA上之汲极电极DE及源极电极SE。且，闸极绝缘膜GI包含：第1部，其位于槽T之端部侧，且自槽T之端部向汲极电极DE侧延伸；及第2部，其系较第1部位于更靠近汲极电极DE侧，且膜厚大于第1部。第1部包含绝缘膜IF2之单层膜，第2部包含绝缘膜IF1与绝缘膜IF2之积层膜。如此，于槽T之汲极电极DE侧之端部借由减小第1部之膜厚，可降低接通电阻。

    半導體裝置及半導體裝置之製造方法
    4.
    发明专利
    半導體裝置及半導體裝置之製造方法 审中-公开
    半导体设备及半导体设备之制造方法

    公开(公告)号：TW201830525A

    公开(公告)日：2018-08-16

    申请号：TW106143865

    申请日：2017-12-14

    Applicant: 日商瑞薩電子股份有限公司 ,  RENESAS ELECTRONICS CORPORATION

    Inventor： 中山達峰 ,  NAKAYAMA, TATSUO ,  宮本広信 ,  MIYAMOTO, HIRONOBU ,  岡本康宏 ,  OKAMOTO, YASUHIRO

    IPC: H01L21/38 ,  H01L21/8252

    Abstract: 本發明之課題在於提高半導體裝置之特性。 本發明將半導體裝置之台面部設為共摻層，前述半導體裝置具有：包含第1氮化物半導體層S1之通道基底層、包含第2氮化物半導體層S2之通道層、包含第3氮化物半導體層S3之障壁層、平台型第4氮化物半導體層(台面部)S4、覆蓋台面部之閘極絕緣膜GI、及形成於其上之閘極電極GE。如此，藉由將台面部設為共摻層，而能夠利用共摻層中之p型雜質(Mg)或n型雜質(Si)而抵消在閘極絕緣膜/台面部之界面產生之界面電荷，能夠提高臨限值電位。又，藉由在形成閘極絕緣膜GI之前預先將第4氮化物半導體層S4設為n型，且在形成閘極絕緣膜GI之後將第4氮化物半導體層S4設為中性或p型，能夠提高臨限值電位，從而提高常關特性。

    Abstract in simplified Chinese: 本发明之课题在于提高半导体设备之特性。 本发明将半导体设备之台面部设为共掺层，前述半导体设备具有：包含第1氮化物半导体层S1之信道基底层、包含第2氮化物半导体层S2之信道层、包含第3氮化物半导体层S3之障壁层、平台型第4氮化物半导体层(台面部)S4、覆盖台面部之闸极绝缘膜GI、及形成于其上之闸极电极GE。如此，借由将台面部设为共掺层，而能够利用共掺层中之p型杂质(Mg)或n型杂质(Si)而抵消在闸极绝缘膜/台面部之界面产生之界面电荷，能够提高临限值电位。又，借由在形成闸极绝缘膜GI之前预先将第4氮化物半导体层S4设为n型，且在形成闸极绝缘膜GI之后将第4氮化物半导体层S4设为中性或p型，能够提高临限值电位，从而提高常关特性。

    半導體裝置及半導體裝置之製造方法
    5.
    发明专利
    半導體裝置及半導體裝置之製造方法 审中-公开
    半导体设备及半导体设备之制造方法

    公开(公告)号：TW201533900A

    公开(公告)日：2015-09-01

    申请号：TW103139037

    申请日：2014-11-11

    Applicant: 瑞薩電子股份有限公司 ,  RENESAS ELECTRONICS CORPORATION

    Inventor： 井上 ,  INOUE, TAKASHI ,  竹脇利至 ,  TAKEWAKI, TOSHIYUKI ,  中山達峰 ,  NAKAYAMA, TATSUO ,  岡本康宏 ,  OKAMOTO, YASUHIRO ,  宮本広信 ,  MIYAMOTO, HIRONOBU

    IPC: H01L29/20 ,  H01L29/51 ,  H01L29/66 ,  H01L29/778

    CPC classification number: H01L29/518 ,  H01L23/291 ,  H01L23/3171 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/4236 ,  H01L29/66431 ,  H01L29/66462 ,  H01L29/778 ,  H01L29/7787 ,  H01L2924/0002 ,  H01L2924/00

    Abstract: 本發明係一種半導體裝置及半導體裝置之製造方法，其課題為使半導體裝置之特性提升。 解決手段係呈具有：加以形成於基板(S)之上方的通道層(CH)，障壁層(BA)，和貫通開口範圍(OA2)之障壁層(BA)，到達至通道層(CH)之途中為止的溝(T)，和於此溝(T)內，藉由閘極絕緣膜(GI)而加以配置之閘極電極(GE)，和加以形成於開口範圍(OA2)外側之障壁層(BA)上的絕緣膜(IF1)地，構成半導體裝置。並且，絕緣膜(IF1)則具有富有Si之氮化矽膜(IF1b)，和位置於其下部之富有N之氮化矽膜(IF1a)之的層積構造。如此，由將絕緣膜(IF1)之上層作為富有Si之氮化矽膜(IF1b)者，可謀求耐壓的提升者。另外，可謀求蝕刻耐性的提升者。另外，由將絕緣膜(IF1)之下層作為富有N之氮化矽膜(IF1a)者，可抑制塌陷者。

    Abstract in simplified Chinese: 本发明系一种半导体设备及半导体设备之制造方法，其课题为使半导体设备之特性提升。 解决手段系呈具有：加以形成于基板(S)之上方的信道层(CH)，障壁层(BA)，和贯通开口范围(OA2)之障壁层(BA)，到达至信道层(CH)之途中为止的沟(T)，和于此沟(T)内，借由闸极绝缘膜(GI)而加以配置之闸极电极(GE)，和加以形成于开口范围(OA2)外侧之障壁层(BA)上的绝缘膜(IF1)地，构成半导体设备。并且，绝缘膜(IF1)则具有富有Si之氮化硅膜(IF1b)，和位置于其下部之富有N之氮化硅膜(IF1a)之的层积构造。如此，由将绝缘膜(IF1)之上层作为富有Si之氮化硅膜(IF1b)者，可谋求耐压的提升者。另外，可谋求蚀刻耐性的提升者。另外，由将绝缘膜(IF1)之下层作为富有N之氮化硅膜(IF1a)者，可抑制塌陷者。

    場效電晶體及半導體裝置
    9.
    发明专利
    場效電晶體及半導體裝置 审中-公开
    场效应管及半导体设备

    公开(公告)号：TW201308597A

    公开(公告)日：2013-02-16

    申请号：TW101116715

    申请日：2012-05-10

    Applicant: 瑞薩電子股份有限公司 ,  RENESAS ELECTRONICS CORPORATION

    Inventor： 岡本康宏 ,  OKAMOTO, YASUHIRO ,  安藤裕二 ,  ANDO, YUJI ,  中山達峰 ,  NAKAYAMA, TATSUO ,  井上隆 ,  INOUE, TAKASHI ,  大田一樹 ,  OTA, KAZUKI

    IPC: H01L29/778 ,  H01L29/20

    CPC classification number: H01L29/7787 ,  H01L29/2003 ,  H01L29/201 ,  H01L29/205 ,  H01L29/4236 ,  H01L29/517 ,  H01L29/66462 ,  H01L29/7783 ,  H01L29/7786

    Abstract: 本發明提供一種可藉由改變閘極絕緣膜之厚度而控制場效電晶體之閾值電壓，且大大有助於高閾值化或擴大閾值電壓之設計範圍之場效電晶體。本發明之場效電晶體包含基板、與設置於上述基板上之半導體層，上述半導體層包括：下部障壁層，其設置於上述基板上，使Ga面成長，且具有經晶格鬆弛之組成In1-zAlzN(0≦z≦1)；及通道層，其設置於上述下部障壁層上，與上述下部障壁層進行晶格匹配，且具有組成AlxGa1-xN(0≦x≦1)或InyGa1-yN(0≦y≦1)；且於上述半導體層之上部相互隔開地配設有歐姆接觸之源極電極與汲極電極，於上述源極電極與上述汲極電極之間之區域，隔著閘極絕緣膜而配置有閘極電極。

    Abstract in simplified Chinese: 本发明提供一种可借由改变闸极绝缘膜之厚度而控制场效应管之阈值电压，且大大有助于高阈值化或扩大阈值电压之设计范围之场效应管。本发明之场效应管包含基板、与设置于上述基板上之半导体层，上述半导体层包括：下部障壁层，其设置于上述基板上，使Ga面成长，且具有经晶格松弛之组成In1-zAlzN(0≦z≦1)；及信道层，其设置于上述下部障壁层上，与上述下部障壁层进行晶格匹配，且具有组成AlxGa1-xN(0≦x≦1)或InyGa1-yN(0≦y≦1)；且于上述半导体层之上部相互隔开地配设有欧姆接触之源极电极与汲极电极，于上述源极电极与上述汲极电极之间之区域，隔着闸极绝缘膜而配置有闸极电极。

Patent Agency Ranking