利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

4 条记录 (耗时 0.014 秒)

    用於製造ＦＩＮＦＥＴ半導體裝置之鰭片切割製程
    1.
    发明专利
    用於製造ＦＩＮＦＥＴ半導體裝置之鰭片切割製程 审中-公开
    用于制造ＦＩＮＦＥＴ半导体设备之鳍片切割制程

    公开(公告)号：TW201807745A

    公开(公告)日：2018-03-01

    申请号：TW106104247

    申请日：2017-02-09

    申请人： 格羅方德半導體公司 ,  GLOBALFOUNDRIES US INC.

    发明人： 戴德里安加羅 亞克 ,  DERDERIAN, GARO JACQUES

    IPC分类号： H01L21/28 ,  H01L21/306 ,  H01L21/308

    CPC分类号： H01L21/3085 ,  H01L21/3086

    摘要： 本文中所揭示之一種說明性方法包括形成由複數個原始線型特徵所構成之原始鰭片形成蝕刻遮罩，以及移除該複數個原始線型特徵其中至少一者之至少一部分，以便藉此界定包含該複數個原始線型特徵之其餘部分之修改後鰭片形成蝕刻遮罩。該方法亦包括在該修改後鰭片形成蝕刻遮罩之該複數個原始線型特徵之該等其餘部分上形成保形材料層，以及進行至少一個蝕刻程序以移除至少部分該保形材料層，並且界定複數個鰭片形成溝槽，以便藉此在基材中初始界定複數個鰭片。

    简体摘要： 本文中所揭示之一种说明性方法包括形成由复数个原始线型特征所构成之原始鳍片形成蚀刻遮罩，以及移除该复数个原始线型特征其中至少一者之至少一部分，以便借此界定包含该复数个原始线型特征之其余部分之修改后鳍片形成蚀刻遮罩。该方法亦包括在该修改后鳍片形成蚀刻遮罩之该复数个原始线型特征之该等其余部分上形成保形材料层，以及进行至少一个蚀刻进程以移除至少部分该保形材料层，并且界定复数个鳍片形成沟槽，以便借此在基材中初始界定复数个鳍片。

    形成ＳＡＤＰ於ＳＲＡＭ上及ＳＡＱＰ於邏輯上的裝置及方法
    4.
    发明专利
    形成ＳＡＤＰ於ＳＲＡＭ上及ＳＡＱＰ於邏輯上的裝置及方法 审中-公开
    形成ＳＡＤＰ于ＳＲＡＭ上及ＳＡＱＰ于逻辑上的设备及方法

    公开(公告)号：TW201813054A

    公开(公告)日：2018-04-01

    申请号：TW106112760

    申请日：2017-04-17

    申请人： 格羅方德半導體公司 ,  GLOBALFOUNDRIES US INC.

    发明人： 舒杰輝 ,  SHU, JIEHUI ,  傑格 丹尼爾 ,  JAEGER, DANIEL ,  戴德里安加羅 亞克 ,  DERDERIAN, GARO JACQUES ,  盛 海峰 ,  SHENG, HAIFENG ,  劉 金平 ,  LIU, JINPING

    IPC分类号： H01L27/11

    CPC分类号： H01L27/1116 ,  H01L21/3086 ,  H01L27/1104 ,  H01L28/00

    摘要： 本發明提供一種製造具有降低單元高度的積體電路裝置的裝置以及方法。一種方法包括，例如：獲得具有包括一邏輯區域以及一SRAM區域的一基板，一鰭片材料層，以及一硬遮罩層的一中間半導體裝置；沉積一心軸於該邏輯區域的上方；沉積一犧牲間隔層；蝕刻該犧牲間隔層以定義一垂直間隔犧牲組；蝕刻該硬遮罩層；留下一垂直硬遮罩間隔組；沉積一第一間隔層；蝕刻該第一間隔層以定義一第一垂直間隔組於該邏輯區域的上方；沉積一SOH層；於該SRAM區域上方的該SOH層中蝕刻一開口；沉積一第二間隔層；以及蝕刻該第二間隔層以定義一第二間隔組於該SRAM區域的上方。

    简体摘要： 本发明提供一种制造具有降低单元高度的集成电路设备的设备以及方法。一种方法包括，例如：获得具有包括一逻辑区域以及一SRAM区域的一基板，一鳍片材料层，以及一硬遮罩层的一中间半导体设备；沉积一心轴于该逻辑区域的上方；沉积一牺牲间隔层；蚀刻该牺牲间隔层以定义一垂直间隔牺牲组；蚀刻该硬遮罩层；留下一垂直硬遮罩间隔组；沉积一第一间隔层；蚀刻该第一间隔层以定义一第一垂直间隔组于该逻辑区域的上方；沉积一SOH层；于该SRAM区域上方的该SOH层中蚀刻一开口；沉积一第二间隔层；以及蚀刻该第二间隔层以定义一第二间隔组于该SRAM区域的上方。