利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

210 条记录 (耗时 0.021 秒)

    在薄膜電晶體的金屬接觸通孔中實施高遷移率低接觸電阻半導體氧化物的系統、方法及設備
    2.
    发明专利
    在薄膜電晶體的金屬接觸通孔中實施高遷移率低接觸電阻半導體氧化物的系統、方法及設備 审中-公开
    在薄膜晶体管的金属接触通孔中实施高迁移率低接触电阻半导体氧化物的系统、方法及设备

    公开(公告)号：TW201828473A

    公开(公告)日：2018-08-01

    申请号：TW106126952

    申请日：2017-08-09

    申请人： 美商英特爾股份有限公司 ,  INTEL CORPORATION

    发明人： 卡瓦李耶羅 傑克 ,  KAVALIEROS, JACK ,  羅伊斯 瑞菲爾 ,  RIOS, RAFAEL ,  狄威 吉伯特 ,  DEWEY, GILBERT ,  勒 凡 ,  LE, VAN ,  西瓦拉曼 西里拉姆 ,  SHIVARAMAN, SHRIRAM

    IPC分类号： H01L29/12 ,  H01L23/52 ,  H01L21/768

    摘要： 根據被揭露的實施例，提供了在薄膜電晶體的金屬接觸通孔中實施高遷移率低接觸電阻半導體氧化物之系統、方法、及設備。例如，根據一實施例而揭露了一種氧化物半導體電晶體，該氧化物半導體電晶體中具有：一基材層；在該基材之上形成的一通道層；在該通道層的該半導體氧化物材料之上形成的一金屬閘極及一閘極氧化物材料；被定位成鄰接該閘極及閘極氧化物材料的間隔物；在該通道層之上形成的一介電層，該介電層圍繞該等間隔物、該閘極、及該閘極氧化物材料；被打開進入介電材料而形成通過該介電層到該通道層的一開孔之接觸通孔；墊著該等接觸通孔且與該通道層直接接觸的一高遷移率襯墊材料，且係以一高遷移率氧化物材料形成該高遷移率襯墊；以及填充被打開進入該介電材料的該等接觸通孔之金 屬接觸材料，其中該等接觸通孔的該高遷移率襯墊使該金屬接觸材料與該通道層隔離。也揭露了其他相關的實施例。

    简体摘要： 根据被揭露的实施例，提供了在薄膜晶体管的金属接触通孔中实施高迁移率低接触电阻半导体氧化物之系统、方法、及设备。例如，根据一实施例而揭露了一种氧化物半导体晶体管，该氧化物半导体晶体管中具有：一基材层；在该基材之上形成的一信道层；在该信道层的该半导体氧化物材料之上形成的一金属闸极及一闸极氧化物材料；被定位成邻接该闸极及闸极氧化物材料的间隔物；在该信道层之上形成的一介电层，该介电层围绕该等间隔物、该闸极、及该闸极氧化物材料；被打开进入介电材料而形成通过该介电层到该信道层的一开孔之接触通孔；垫着该等接触通孔且与该信道层直接接触的一高迁移率衬垫材料，且系以一高迁移率氧化物材料形成该高迁移率衬垫；以及填充被打开进入该介电材料的该等接触通孔之金 属接触材料，其中该等接触通孔的该高迁移率衬垫使该金属接触材料与该信道层隔离。也揭露了其他相关的实施例。

    使用摻雜層的降低電晶體電阻
    3.
    发明专利
    使用摻雜層的降低電晶體電阻 审中-公开
    使用掺杂层的降低晶体管电阻

    公开(公告)号：TW201820620A

    公开(公告)日：2018-06-01

    申请号：TW106128621

    申请日：2017-08-23

    申请人： 美商英特爾股份有限公司 ,  INTEL CORPORATION

    发明人： 卡瓦李耶羅 傑克 ,  KAVALIEROS, JACK ,  狄威 吉伯特 ,  DEWEY, GILBERT ,  梅茲 馬修 ,  METZ, MATTHEW ,  瑞奇曼第 威利 ,  RACHMADY, WILLY ,  馬 子烜 ,  MA, SEAN ,  黃政穎 ,  HUANG, CHENG YING

    IPC分类号： H01L29/10 ,  H01L29/772 ,  H01L21/336

    摘要： 一實施例包括電晶體，其包含：第一、第二及第三層，各自包括III-V族材料；通道，包括在該第二層中，該第二層在該第一與該第三層之間；以及閘極，具有第一閘極部分及第二閘極部分，其中(a)(i)該第一層及該第三層被摻雜，(a)(ii)該通道在該第一閘極部分與第二閘極部分之間且該第二閘極部分在該通道與基板之間，(a)(iii)第一軸線與該第一層、該第二層及該第三層相交但不與該第一閘極部分相交，且(a)(iv)平行於該第一軸線的第二軸線與該第一閘極部分及該第二閘極部分及該通道相交。其他實施例描述於本文中。

    简体摘要： 一实施例包括晶体管，其包含：第一、第二及第三层，各自包括III-V族材料；信道，包括在该第二层中，该第二层在该第一与该第三层之间；以及闸极，具有第一闸极部分及第二闸极部分，其中(a)(i)该第一层及该第三层被掺杂，(a)(ii)该信道在该第一闸极部分与第二闸极部分之间且该第二闸极部分在该信道与基板之间，(a)(iii)第一轴线与该第一层、该第二层及该第三层相交但不与该第一闸极部分相交，且(a)(iv)平行于该第一轴线的第二轴线与该第一闸极部分及该第二闸极部分及该信道相交。其他实施例描述于本文中。

    具有第ＩＩＩ-Ｖ族材料主動區及梯度閘極介電質的半導體裝置
    7.
    发明专利
    具有第ＩＩＩ-Ｖ族材料主動區及梯度閘極介電質的半導體裝置 审中-公开
    具有第ＩＩＩ-Ｖ族材料主动区及梯度闸极介电质的半导体设备

    公开(公告)号：TW201836150A

    公开(公告)日：2018-10-01

    申请号：TW107120990

    申请日：2014-09-19

    申请人： 美商英特爾股份有限公司 ,  INTEL CORPORATION

    发明人： 狄威 吉伯特 ,  DEWEY, GILBERT ,  拉多撒福傑維克 馬可 ,  RADOSAVLJEVIC, MARKO ,  皮拉瑞斯提 拉維 ,  PILLARISETTY, RAVI ,  梅茲 馬修 ,  METZ, MATTHEW V.

    IPC分类号： H01L29/778

    摘要： 本發明說明了具有III-V族材料主動區及梯度閘極介電質之半導體裝置以及該裝置之製造方法。在一例子中，一半導體裝置包含被配置在一基材之上的一個III-V族材料通道區。一閘極堆疊被配置在該III-V族材料通道區上。該閘極堆疊包含被直接配置在該III-V族材料通道區與一閘極電極之間的一梯度高k值閘極介電層。該梯度高k值閘極介電層在接近該III-V族材料通道區之處具有較低的介電常數，且在接近該閘極電極之處具有較高的介電常數。源極/汲極區被配置在該閘極堆疊的兩側。

    简体摘要： 本发明说明了具有III-V族材料主动区及梯度闸极介电质之半导体设备以及该设备之制造方法。在一例子中，一半导体设备包含被配置在一基材之上的一个III-V族材料信道区。一闸极堆栈被配置在该III-V族材料信道区上。该闸极堆栈包含被直接配置在该III-V族材料信道区与一闸极电极之间的一梯度高k值闸极介电层。该梯度高k值闸极介电层在接近该III-V族材料信道区之处具有较低的介电常数，且在接近该闸极电极之处具有较高的介电常数。源极/汲极区被配置在该闸极堆栈的两侧。

    實現用於薄膜電晶體的低存取和接觸電阻的在源極和汲極中的雙層半導體氧化物的系統、方法及設備
    8.
    发明专利
    實現用於薄膜電晶體的低存取和接觸電阻的在源極和汲極中的雙層半導體氧化物的系統、方法及設備 审中-公开
    实现用于薄膜晶体管的低存取和接触电阻的在源极和汲极中的双层半导体氧化物的系统、方法及设备

    公开(公告)号：TW201824451A

    公开(公告)日：2018-07-01

    申请号：TW106129030

    申请日：2017-08-25

    申请人： 美商英特爾股份有限公司 ,  INTEL CORPORATION

    发明人： 卡瓦李耶羅 傑克 ,  KAVALIEROS, JACK ,  羅伊斯 瑞菲爾 ,  RIOS, RAFAEL ,  拉多撒福傑維克 馬可 ,  RADOSAVLJEVIC, MARKO ,  狄威 吉伯特 ,  DEWEY, GILBERT ,  勒 凡 ,  LE, VAN ,  西瓦拉曼 西里拉姆 ,  SHIVARAMAN, SHRIRAM

    IPC分类号： H01L21/768 ,  H01L29/78

    摘要： 根據所揭露的實施例，提供了實現用於薄膜電晶體的低存取和接觸電阻的在源極/汲極中的雙層半導體氧化物的系統、方法及設備。例如，根據一個實施例，揭露了一種半導體裝置，在其中具有基板；雙層氧化物層，其由第一氧化物材料和第二氧化物材料形成，所述第一氧化物材料包含半導體氧化物材料且與包含高遷移率氧化物材料之所述第二氧化物材料具有不同的材料特性；通道層，其形成在所述基板之上，所述通道層由所述雙層氧化物層的所述半導體氧化物材料形成；高遷移率氧化物層，其形成在所述通道層之上，所述高導電性氧化物層由所述雙層氧化物層的所述高遷移率氧化物材料形成；金屬接點，其形成在所述高遷移率氧化物層之上；閘極和閘極氧化物材料，其形成在所述高遷移率氧化物層之上，所述閘極氧化物材料係與所述高遷移率氧化物層直接接觸；以及間隔件，其將所述金屬接點與所述閘極和閘極氧化物材料分離。揭露了其它相關的實施例。

    简体摘要： 根据所揭露的实施例，提供了实现用于薄膜晶体管的低存取和接触电阻的在源极/汲极中的双层半导体氧化物的系统、方法及设备。例如，根据一个实施例，揭露了一种半导体设备，在其中具有基板；双层氧化物层，其由第一氧化物材料和第二氧化物材料形成，所述第一氧化物材料包含半导体氧化物材料且与包含高迁移率氧化物材料之所述第二氧化物材料具有不同的材料特性；信道层，其形成在所述基板之上，所述信道层由所述双层氧化物层的所述半导体氧化物材料形成；高迁移率氧化物层，其形成在所述信道层之上，所述高导电性氧化物层由所述双层氧化物层的所述高迁移率氧化物材料形成；金属接点，其形成在所述高迁移率氧化物层之上；闸极和闸极氧化物材料，其形成在所述高迁移率氧化物层之上，所述闸极氧化物材料系与所述高迁移率氧化物层直接接触；以及间隔件，其将所述金属接点与所述闸极和闸极氧化物材料分离。揭露了其它相关的实施例。