Abstract in simplified Chinese:根据被揭露的实施例,提供了在薄膜晶体管的金属接触通孔中实施高迁移率低接触电阻半导体氧化物之系统、方法、及设备。例如,根据一实施例而揭露了一种氧化物半导体晶体管,该氧化物半导体晶体管中具有:一基材层;在该基材之上形成的一信道层;在该信道层的该半导体氧化物材料之上形成的一金属闸极及一闸极氧化物材料;被定位成邻接该闸极及闸极氧化物材料的间隔物;在该信道层之上形成的一介电层,该介电层围绕该等间隔物、该闸极、及该闸极氧化物材料;被打开进入介电材料而形成通过该介电层到该信道层的一开孔之接触通孔;垫着该等接触通孔且与该信道层直接接触的一高迁移率衬垫材料,且系以一高迁移率氧化物材料形成该高迁移率衬垫;以及填充被打开进入该介电材料的该等接触通孔之金 属接触材料,其中该等接触通孔的该高迁移率衬垫使该金属接触材料与该信道层隔离。也揭露了其他相关的实施例。
Abstract in simplified Chinese:一实施例包括晶体管,其包含:第一、第二及第三层,各自包括III-V族材料;信道,包括在该第二层中,该第二层在该第一与该第三层之间;以及闸极,具有第一闸极部分及第二闸极部分,其中(a)(i)该第一层及该第三层被掺杂,(a)(ii)该信道在该第一闸极部分与第二闸极部分之间且该第二闸极部分在该信道与基板之间,(a)(iii)第一轴线与该第一层、该第二层及该第三层相交但不与该第一闸极部分相交,且(a)(iv)平行于该第一轴线的第二轴线与该第一闸极部分及该第二闸极部分及该信道相交。其他实施例描述于本文中。
Abstract in simplified Chinese:实施例包括设备,其包含:基板;在该基板上的介电层且其包括凹槽;包括第一材料的该凹槽的第一部分,该第一材料包含III-V族材料和IV族材料之至少一者;以及该凹槽的第二部分,位于该第一部分与该基板之间,其包括第二材料和上区域及下区域;其中:(a)(i)在该上区域中的该第二材料具有比在该下区域中的第二材料更少的缺陷,以及(a)(ii)该第一材料为应变的。其它实施例系于此说明。
Abstract in simplified Chinese:集成电路晶体管结构被揭露,其包含与下层单晶硅基板晶格匹配的单晶缓冲体结构。缓冲体结构可以被用以降低在非平坦晶体管的鳍下泄漏,但也可以用在平坦架构中。在一些实施例中,该缓冲体结构为晶格匹配至硅的高能隙介电材料的单一连续层。以下的技术可以被用于包含任意数量的IV族与III-V族半导体信道材料的NMOS与PMOS晶体管上。
Abstract in simplified Chinese:根据所揭露的实施例,提供了实现用于薄膜晶体管的低存取和接触电阻的在源极/汲极中的双层半导体氧化物的系统、方法及设备。例如,根据一个实施例,揭露了一种半导体设备,在其中具有基板;双层氧化物层,其由第一氧化物材料和第二氧化物材料形成,所述第一氧化物材料包含半导体氧化物材料且与包含高迁移率氧化物材料之所述第二氧化物材料具有不同的材料特性;信道层,其形成在所述基板之上,所述信道层由所述双层氧化物层的所述半导体氧化物材料形成;高迁移率氧化物层,其形成在所述信道层之上,所述高导电性氧化物层由所述双层氧化物层的所述高迁移率氧化物材料形成;金属接点,其形成在所述高迁移率氧化物层之上;闸极和闸极氧化物材料,其形成在所述高迁移率氧化物层之上,所述闸极氧化物材料系与所述高迁移率氧化物层直接接触;以及间隔件,其将所述金属接点与所述闸极和闸极氧化物材料分离。揭露了其它相关的实施例。
Abstract in simplified Chinese:有关硅锗(SiGe)/浅沟槽隔离(STI)界面的子鳍部漏泄问题可以用环形布植来予以减缓。环形布植被用来形成高电阻层。例如,硅基板层(204)系耦合至SiGe层,其系耦合至锗(Ge)层。闸极系设置于Ge层上。布植被布植于Ge层中,其致使该层变得更具电阻性。然而,区域由于正被闸极所保护(或覆盖)而并未受到该布植,所以该区域仍然比剩下的Ge层较不具电阻性。在有些实施例中,Ge层的电阻区可被蚀刻及/或下切(蚀刻底切或EUC)可被实施,以使Ge层之未被布植的Ge区暴露出。
Abstract in simplified Chinese:揭露用于在局部互连中形成具有减小的界面电阻的晶体管设备的技术。局部互连可以是具有与源极/汲极材料的成分类似的成分的材料。该组合物可以是诸如锗化镍之IV族元素的金属合金。半导体集成电路的局部互连可以在没有障壁层和衬垫层的情况下起作用。这些设备可被用在包括PMOS晶体管的MOS晶体管上。
Abstract in simplified Chinese:一实施例包含一设备,该设备包含:被包含在一基材上形成的一绝缘层中之一沟槽,该沟槽具有一顶部以及该顶部与该基材之间的一底部;一第一层,该第一层包含一第一材料,且被包含在该底部中;以及该沟槽中且在该第一层上之一超晶格,该超晶格包含相互直接接触的第二及第三层;其中:(a)该第二及第三层分别包含第二及第三材料,(b)该第二及第三材料具有相互不同的化学成分,以及(c)该第一层比该第二及第三层中之每一层厚。本发明中也说明了其他实施例。
Abstract in simplified Chinese:缓冲层系沉积在基板上。第一III-V族半导体层系沉积在缓冲层上。第二III-V族半导体层系沉积在第一III-V族半导体层上。第二III-V族半导体层包含信道部分和源极/汲极部分。第一III-V族半导体层作为蚀刻停止层,用以蚀刻第二III-V族半导体层之部分来形成源极/汲极部分。
Abstract in simplified Chinese:所揭示之集成电路晶体管结构包括晶格匹配于下层信道之闸极结构。更明确地,该闸极介电质为晶格匹配于该下层半导体信道材料,且在若干实施例中,该闸极电极亦系如此。在例示实施例中,彼此足够晶格匹配之单晶半导体信道材料及单晶闸极介电质材料为磊晶沉积的。在若干情况中,该闸极电极材料亦可为晶格匹配于该半导体信道材料之单晶材料,从而经由该亦系晶格匹配的闸极介电质,允许该闸极电极可以传递应力于该信道上。为晶格匹配于该信道材料之闸极介电质材料可用以降低界面捕获密度(Dit)。该等技术可用于平面与非平面(例如,鳍式场效应管(finFET)及奈米线(nanowire))金属氧化物半导体(MOS)晶体管架构两者中。