在薄膜電晶體的金屬接觸通孔中實施高遷移率低接觸電阻半導體氧化物的系統、方法及設備
    1.
    发明专利
    在薄膜電晶體的金屬接觸通孔中實施高遷移率低接觸電阻半導體氧化物的系統、方法及設備 审中-公开
    在薄膜晶体管的金属接触通孔中实施高迁移率低接触电阻半导体氧化物的系统、方法及设备

    公开(公告)号:TW201828473A

    公开(公告)日:2018-08-01

    申请号:TW106126952

    申请日:2017-08-09

    Abstract: 根據被揭露的實施例,提供了在薄膜電晶體的金屬接觸通孔中實施高遷移率低接觸電阻半導體氧化物之系統、方法、及設備。例如,根據一實施例而揭露了一種氧化物半導體電晶體,該氧化物半導體電晶體中具有:一基材層;在該基材之上形成的一通道層;在該通道層的該半導體氧化物材料之上形成的一金屬閘極及一閘極氧化物材料;被定位成鄰接該閘極及閘極氧化物材料的間隔物;在該通道層之上形成的一介電層,該介電層圍繞該等間隔物、該閘極、及該閘極氧化物材料;被打開進入介電材料而形成通過該介電層到該通道層的一開孔之接觸通孔;墊著該等接觸通孔且與該通道層直接接觸的一高遷移率襯墊材料,且係以一高遷移率氧化物材料形成該高遷移率襯墊;以及填充被打開進入該介電材料的該等接觸通孔之金 屬接觸材料,其中該等接觸通孔的該高遷移率襯墊使該金屬接觸材料與該通道層隔離。也揭露了其他相關的實施例。

    Abstract in simplified Chinese: 根据被揭露的实施例,提供了在薄膜晶体管的金属接触通孔中实施高迁移率低接触电阻半导体氧化物之系统、方法、及设备。例如,根据一实施例而揭露了一种氧化物半导体晶体管,该氧化物半导体晶体管中具有:一基材层;在该基材之上形成的一信道层;在该信道层的该半导体氧化物材料之上形成的一金属闸极及一闸极氧化物材料;被定位成邻接该闸极及闸极氧化物材料的间隔物;在该信道层之上形成的一介电层,该介电层围绕该等间隔物、该闸极、及该闸极氧化物材料;被打开进入介电材料而形成通过该介电层到该信道层的一开孔之接触通孔;垫着该等接触通孔且与该信道层直接接触的一高迁移率衬垫材料,且系以一高迁移率氧化物材料形成该高迁移率衬垫;以及填充被打开进入该介电材料的该等接触通孔之金 属接触材料,其中该等接触通孔的该高迁移率衬垫使该金属接触材料与该信道层隔离。也揭露了其他相关的实施例。

    使用摻雜層的降低電晶體電阻
    2.
    发明专利
    使用摻雜層的降低電晶體電阻 审中-公开
    使用掺杂层的降低晶体管电阻

    公开(公告)号:TW201820620A

    公开(公告)日:2018-06-01

    申请号:TW106128621

    申请日:2017-08-23

    Abstract: 一實施例包括電晶體,其包含:第一、第二及第三層,各自包括III-V族材料;通道,包括在該第二層中,該第二層在該第一與該第三層之間;以及閘極,具有第一閘極部分及第二閘極部分,其中(a)(i)該第一層及該第三層被摻雜,(a)(ii)該通道在該第一閘極部分與第二閘極部分之間且該第二閘極部分在該通道與基板之間,(a)(iii)第一軸線與該第一層、該第二層及該第三層相交但不與該第一閘極部分相交,且(a)(iv)平行於該第一軸線的第二軸線與該第一閘極部分及該第二閘極部分及該通道相交。其他實施例描述於本文中。

    Abstract in simplified Chinese: 一实施例包括晶体管,其包含:第一、第二及第三层,各自包括III-V族材料;信道,包括在该第二层中,该第二层在该第一与该第三层之间;以及闸极,具有第一闸极部分及第二闸极部分,其中(a)(i)该第一层及该第三层被掺杂,(a)(ii)该信道在该第一闸极部分与第二闸极部分之间且该第二闸极部分在该信道与基板之间,(a)(iii)第一轴线与该第一层、该第二层及该第三层相交但不与该第一闸极部分相交,且(a)(iv)平行于该第一轴线的第二轴线与该第一闸极部分及该第二闸极部分及该信道相交。其他实施例描述于本文中。

    實現用於薄膜電晶體的低存取和接觸電阻的在源極和汲極中的雙層半導體氧化物的系統、方法及設備
    5.
    发明专利
    實現用於薄膜電晶體的低存取和接觸電阻的在源極和汲極中的雙層半導體氧化物的系統、方法及設備 审中-公开
    实现用于薄膜晶体管的低存取和接触电阻的在源极和汲极中的双层半导体氧化物的系统、方法及设备

    公开(公告)号:TW201824451A

    公开(公告)日:2018-07-01

    申请号:TW106129030

    申请日:2017-08-25

    Abstract: 根據所揭露的實施例,提供了實現用於薄膜電晶體的低存取和接觸電阻的在源極/汲極中的雙層半導體氧化物的系統、方法及設備。例如,根據一個實施例,揭露了一種半導體裝置,在其中具有基板;雙層氧化物層,其由第一氧化物材料和第二氧化物材料形成,所述第一氧化物材料包含半導體氧化物材料且與包含高遷移率氧化物材料之所述第二氧化物材料具有不同的材料特性;通道層,其形成在所述基板之上,所述通道層由所述雙層氧化物層的所述半導體氧化物材料形成;高遷移率氧化物層,其形成在所述通道層之上,所述高導電性氧化物層由所述雙層氧化物層的所述高遷移率氧化物材料形成;金屬接點,其形成在所述高遷移率氧化物層之上;閘極和閘極氧化物材料,其形成在所述高遷移率氧化物層之上,所述閘極氧化物材料係與所述高遷移率氧化物層直接接觸;以及間隔件,其將所述金屬接點與所述閘極和閘極氧化物材料分離。揭露了其它相關的實施例。

    Abstract in simplified Chinese: 根据所揭露的实施例,提供了实现用于薄膜晶体管的低存取和接触电阻的在源极/汲极中的双层半导体氧化物的系统、方法及设备。例如,根据一个实施例,揭露了一种半导体设备,在其中具有基板;双层氧化物层,其由第一氧化物材料和第二氧化物材料形成,所述第一氧化物材料包含半导体氧化物材料且与包含高迁移率氧化物材料之所述第二氧化物材料具有不同的材料特性;信道层,其形成在所述基板之上,所述信道层由所述双层氧化物层的所述半导体氧化物材料形成;高迁移率氧化物层,其形成在所述信道层之上,所述高导电性氧化物层由所述双层氧化物层的所述高迁移率氧化物材料形成;金属接点,其形成在所述高迁移率氧化物层之上;闸极和闸极氧化物材料,其形成在所述高迁移率氧化物层之上,所述闸极氧化物材料系与所述高迁移率氧化物层直接接触;以及间隔件,其将所述金属接点与所述闸极和闸极氧化物材料分离。揭露了其它相关的实施例。

    包含於溝槽中的超晶格通道
    8.
    发明专利
    包含於溝槽中的超晶格通道 审中-公开
    包含于沟槽中的超晶格信道

    公开(公告)号:TW201826537A

    公开(公告)日:2018-07-16

    申请号:TW106127967

    申请日:2017-08-17

    Abstract: 一實施例包含一設備,該設備包含:被包含在一基材上形成的一絕緣層中之一溝槽,該溝槽具有一頂部以及該頂部與該基材之間的一底部;一第一層,該第一層包含一第一材料,且被包含在該底部中;以及該溝槽中且在該第一層上之一超晶格,該超晶格包含相互直接接觸的第二及第三層;其中:(a)該第二及第三層分別包含第二及第三材料,(b)該第二及第三材料具有相互不同的化學成分,以及(c)該第一層比該第二及第三層中之每一層厚。本發明中也說明了其他實施例。

    Abstract in simplified Chinese: 一实施例包含一设备,该设备包含:被包含在一基材上形成的一绝缘层中之一沟槽,该沟槽具有一顶部以及该顶部与该基材之间的一底部;一第一层,该第一层包含一第一材料,且被包含在该底部中;以及该沟槽中且在该第一层上之一超晶格,该超晶格包含相互直接接触的第二及第三层;其中:(a)该第二及第三层分别包含第二及第三材料,(b)该第二及第三材料具有相互不同的化学成分,以及(c)该第一层比该第二及第三层中之每一层厚。本发明中也说明了其他实施例。

    具晶格匹配閘極結構之電晶體
    10.
    发明专利
    具晶格匹配閘極結構之電晶體 审中-公开
    具晶格匹配闸极结构之晶体管

    公开(公告)号:TW201814901A

    公开(公告)日:2018-04-16

    申请号:TW106127965

    申请日:2017-08-17

    CPC classification number: H01L21/8238 H01L29/10 H01L29/66 H01L29/78 H01L29/786

    Abstract: 所揭示之積體電路電晶體結構包括晶格匹配於下層通道之閘極結構。更明確地,該閘極介電質為晶格匹配於該下層半導體通道材料,且在若干實施例中,該閘極電極亦係如此。在例示實施例中,彼此足夠晶格匹配之單晶半導體通道材料及單晶閘極介電質材料為磊晶沉積的。在若干情況中,該閘極電極材料亦可為晶格匹配於該半導體通道材料之單晶材料,從而經由該亦係晶格匹配的閘極介電質,允許該閘極電極可以傳遞應力於該通道上。為晶格匹配於該通道材料之閘極介電質材料可用以降低介面捕獲密度(Dit)。該等技術可用於平面與非平面(例如,鰭式場效電晶體(finFET)及奈米線(nanowire))金屬氧化物半導體(MOS)電晶體架構兩者中。

    Abstract in simplified Chinese: 所揭示之集成电路晶体管结构包括晶格匹配于下层信道之闸极结构。更明确地,该闸极介电质为晶格匹配于该下层半导体信道材料,且在若干实施例中,该闸极电极亦系如此。在例示实施例中,彼此足够晶格匹配之单晶半导体信道材料及单晶闸极介电质材料为磊晶沉积的。在若干情况中,该闸极电极材料亦可为晶格匹配于该半导体信道材料之单晶材料,从而经由该亦系晶格匹配的闸极介电质,允许该闸极电极可以传递应力于该信道上。为晶格匹配于该信道材料之闸极介电质材料可用以降低界面捕获密度(Dit)。该等技术可用于平面与非平面(例如,鳍式场效应管(finFET)及奈米线(nanowire))金属氧化物半导体(MOS)晶体管架构两者中。

Patent Agency Ranking