-
1.发明专利具有分離閘極之雙閘極半導體裝置 DOUBLE GATE SEMICONDUCTOR DEVICE HAVING SEPARATE GATES 有权具有分离闸极之双闸极半导体设备 DOUBLE GATE SEMICONDUCTOR DEVICE HAVING SEPARATE GATES
公开(公告)号：TWI311371B
公开(公告)日：2009-06-21
申请号：TW092130612
申请日：2003-11-03
IPC分类号： H01L
CPC分类号： H01L29/785 , H01L29/42384 , H01L29/4908 , H01L29/66795
摘要： 一對半導體裝置(100)可包括基板(110)以及形成於該基板(110)上的絕緣層(120)。鰭部(210)可形成於該絕緣層上(120),並可包括頂表面與多數側表面。第一閘極(410)可形成於該絕緣層(120)上且鄰近該鰭部(210)之多數側表面之一者。第二閘極(420)可形成在該絕緣層(120)上,該第二閘極(420)係與該第一閘極(410)隔開,並且鄰近該鰭部(210)之多數側表面的另一個側表面。
简体摘要： 一对半导体设备(100)可包括基板(110)以及形成于该基板(110)上的绝缘层(120)。鳍部(210)可形成于该绝缘层上(120),并可包括顶表面与多数侧表面。第一闸极(410)可形成于该绝缘层(120)上且邻近该鳍部(210)之多数侧表面之一者。第二闸极(420)可形成在该绝缘层(120)上,该第二闸极(420)系与该第一闸极(410)隔开,并且邻近该鳍部(210)之多数侧表面的另一个侧表面。
-
2.发明专利具有分離閘極之雙閘極半導體裝置 DOUBLE GATE SEMICONDUCTOR DEVICE HAVING SEPARATE GATES 审中-公开具有分离闸极之双闸极半导体设备 DOUBLE GATE SEMICONDUCTOR DEVICE HAVING SEPARATE GATES
公开(公告)号：TW200421595A
公开(公告)日：2004-10-16
申请号：TW092130612
申请日：2003-11-03
IPC分类号： H01L
CPC分类号： H01L29/785 , H01L29/42384 , H01L29/4908 , H01L29/66795
摘要： 一對半導體裝置(100)係包括一基板(110)以及形成於該基板(110)上的一絕緣層(120)；一鰭部(210)可形成於該絕緣層上(120)，並包括多數側表面與一頂表面；一第一閘極(410)可係形成於鄰近該鰭部(210)之多數側表面其中之一的絕緣層(120)上；一第二閘極(420)可形成在絕緣層(120)上，其係與第一閘極(410)隔開並且鄰近該鰭部(210)之多數側表面的另一側表面。
简体摘要： 一对半导体设备(100)系包括一基板(110)以及形成于该基板(110)上的一绝缘层(120)；一鳍部(210)可形成于该绝缘层上(120)，并包括多数侧表面与一顶表面；一第一闸极(410)可系形成于邻近该鳍部(210)之多数侧表面其中之一的绝缘层(120)上；一第二闸极(420)可形成在绝缘层(120)上，其系与第一闸极(410)隔开并且邻近该鳍部(210)之多数侧表面的另一侧表面。
-
3.发明专利化學機械研磨平面化之雙矽層 DUAL SILICON LAYER FOR CHEMICAL MECHANICAL POLISHING PLANARIZATION 审中-公开化学机械研磨平面化之双硅层 DUAL SILICON LAYER FOR CHEMICAL MECHANICAL POLISHING PLANARIZATION
公开(公告)号：TW200503095A
公开(公告)日：2005-01-16
申请号：TW093116645
申请日：2004-06-10
IPC分类号： H01L
CPC分类号： H01L29/785 , H01L21/3212 , H01L29/4908 , H01L29/66795 , H01L29/6681
摘要： 一種鰭狀場效電晶體(FinFET)型式之半導體裝置，係包括有鰭結構(210)，於其上具有相對較薄之非晶矽層(420)而後再形成未摻雜之多晶矽層(425)。該半導體裝置可使用化學機械研磨(CMP)將之平面化，其中該非晶矽層(420)係做為終止層(stop layer)以避免損害鰭結構。
简体摘要： 一种鳍状场效应管(FinFET)型式之半导体设备，系包括有鳍结构(210)，于其上具有相对较薄之非晶硅层(420)而后再形成未掺杂之多晶硅层(425)。该半导体设备可使用化学机械研磨(CMP)将之平面化，其中该非晶硅层(420)系做为终止层(stop layer)以避免损害鳍结构。
-
4.发明专利形成含應變之厚矽層及具有含應變之厚矽層之半導體結構 METHOD OF FORMING A THICK STRAINED SILICON LAYER AND SEMICONDUCTOR STRUCTURES INCORPORATING A THICK STRAINED SILICON LAYER 审中-公开形成含应变之厚硅层及具有含应变之厚硅层之半导体结构 METHOD OF FORMING A THICK STRAINED SILICON LAYER AND SEMICONDUCTOR STRUCTURES INCORPORATING A THICK STRAINED SILICON LAYER
公开(公告)号：TW200421608A
公开(公告)日：2004-10-16
申请号：TW092133982
申请日：2003-12-03
发明人： 王海宏 WANG, HAIHONG , 貝瑟 保羅R BESSER, PAUL R. , 丘政錫 GOO, JUNG-SUK , 郭明凡 NGO, MINH VAN , 培頓 艾瑞克N PATON, ERIC N. , 相奇 XIANG, QI
IPC分类号： H01L
CPC分类号： H01L29/7833 , H01L21/02381 , H01L21/0245 , H01L21/0251 , H01L21/02532 , H01L21/0262 , H01L21/02639 , H01L21/76224 , H01L29/1054 , H01L29/665 , H01L29/6656 , H01L29/6659
摘要： 生長含應變之矽層(50)於矽鍺層(40)上，且在有該含應變之矽層(50)之單一連續就地沉積製程中，生長矽鍺層(52)於該含應變之矽層(50)上。在形成該含應變之矽層(50)前，形成淺溝隔離層(48)於較低之矽鍺層(40)內。該兩矽鍺層(40，52)有效提供兩層基板於該含應變之矽層(50)之兩表面，用來支持該含應變之矽層(50)之拉伸應變，以及防止在製程時可能會因溫度變化而形成之參差差排。因此，於給定矽鍺層(40，52)之鍺含量下，所生長之含應變之矽層(50)之臨界厚度可有效加倍，而在隨後製程時不會形成顯著的參差差排。在形成該含應變之矽層(50)之前，形成該淺溝隔離層(48)可避免該含應變之矽層(50)受極端的熱應力所影響而可進一步減少參差差排之形成。
简体摘要： 生长含应变之硅层(50)于硅锗层(40)上，且在有该含应变之硅层(50)之单一连续就地沉积制程中，生长硅锗层(52)于该含应变之硅层(50)上。在形成该含应变之硅层(50)前，形成浅沟隔离层(48)于较低之硅锗层(40)内。该两硅锗层(40，52)有效提供两层基板于该含应变之硅层(50)之两表面，用来支持该含应变之硅层(50)之拉伸应变，以及防止在制程时可能会因温度变化而形成之参差差排。因此，于给定硅锗层(40，52)之锗含量下，所生长之含应变之硅层(50)之临界厚度可有效加倍，而在随后制程时不会形成显着的参差差排。在形成该含应变之硅层(50)之前，形成该浅沟隔离层(48)可避免该含应变之硅层(50)受极端的热应力所影响而可进一步减少参差差排之形成。
-
5.发明专利用於應變化矽處理之淺溝隔離 SHALLOW TRENCH ISOLATION FOR STRAINED SILICON PROCESSES 审中-公开用于应变化硅处理之浅沟隔离 SHALLOW TRENCH ISOLATION FOR STRAINED SILICON PROCESSES
公开(公告)号：TW200421476A
公开(公告)日：2004-10-16
申请号：TW093106624
申请日：2004-03-12
发明人： 王海宏 WANG, HAIHONG , 郭明凡 NGO, MINH VAN , 相奇 XIANG, QI , 貝瑟 保羅R BESSER, PAUL R. , 培頓 艾力克N PATON, ERIC N. , 林明仁 LIN, MING-REN
IPC分类号： H01L
CPC分类号： H01L21/76224 , H01L21/823481 , H01L29/1054
摘要： 一種利用淺溝隔離(STI)技術製造積體電路之方法。該淺溝隔離技術係用於應變化矽(SMOS)製程。由半導體或金屬層形成溝槽之阻障，該半導體或金屬層是用低溫製程加以沉積的，而低溫製程可減少鍺之釋氣現象(germaniumoutgassing)。該低溫製程可為化學氣相沈積CDV製程。
简体摘要： 一种利用浅沟隔离(STI)技术制造集成电路之方法。该浅沟隔离技术系用于应变化硅(SMOS)制程。由半导体或金属层形成沟槽之阻障，该半导体或金属层是用低温制程加以沉积的，而低温制程可减少锗之释气现象(germaniumoutgassing)。该低温制程可为化学气相沉积CDV制程。
-
6.发明专利鰭狀場效應電晶體中閘極區域之多步驟化學機械研磨 MULTI-STEP CHEMICAL MECHANICAL POLISHING OF A GATE AREA IN A FINFET 失效鳍状场效应晶体管中闸极区域之多步骤化学机械研磨 MULTI-STEP CHEMICAL MECHANICAL POLISHING OF A GATE AREA IN A FINFET
公开(公告)号：TW200520081A
公开(公告)日：2005-06-16
申请号：TW093116517
申请日：2004-06-09
IPC分类号： H01L
CPC分类号： H01L29/785 , C09G1/02 , H01L21/31053 , H01L21/3212 , H01L29/42384 , H01L29/4908 , H01L29/66795 , H01L29/6681 , Y10S438/959
摘要： 一個製造金屬氧化半導體場效應電晶體(MOSFET)型態之半導體元件的方法包含將沈積於整個通道上之閘極材料(320)平坦化之步驟。該平坦化步驟以包含初始的即”粗略的”平坦化和隨後的”精細的”平坦化之多步驟製程之方式施行。用來作精細平坦化的研磨液(slurry)可包含添加物質，該物質傾向於黏附在閘極材料較低的區域。
简体摘要： 一个制造金属氧化半导体场效应晶体管(MOSFET)型态之半导体组件的方法包含将沉积于整个信道上之闸极材料(320)平坦化之步骤。该平坦化步骤以包含初始的即”粗略的”平坦化和随后的”精细的”平坦化之多步骤制程之方式施行。用来作精细平坦化的研磨液(slurry)可包含添加物质，该物质倾向于黏附在闸极材料较低的区域。
-
7.发明专利形成鰭狀場效電晶體裝置中之結構的方法 METHOD FOR FORMING STRUCTURES IN FINFET DEVICES 审中-公开形成鳍状场效应管设备中之结构的方法 METHOD FOR FORMING STRUCTURES IN FINFET DEVICES
公开(公告)号：TW200501393A
公开(公告)日：2005-01-01
申请号：TW093109021
申请日：2004-04-01
发明人： 林明仁 LIN, MING-REN , 王海宏 WANG, HAIHONG , 俞賓 YU, BIN
IPC分类号： H01L
CPC分类号： H01L29/785 , H01L21/823412 , H01L21/823437 , H01L27/088 , H01L29/66795 , H01L29/7842
摘要： 一種半導體裝置，包括第一鰭結構、第二鰭結構及第三鰭結構。該第一及第二鰭結構包括單晶矽材料。該第三鰭結構位於該第一及第二鰭結構之間，其包括介電材料。該第三鰭結構產生應力，該應力導引至該第一及第二鰭結構中之單晶矽材料。
简体摘要： 一种半导体设备，包括第一鳍结构、第二鳍结构及第三鳍结构。该第一及第二鳍结构包括单晶硅材料。该第三鳍结构位于该第一及第二鳍结构之间，其包括介电材料。该第三鳍结构产生应力，该应力导引至该第一及第二鳍结构中之单晶硅材料。
-
8.发明专利具有鎳鍺矽化物閘極之金氧半導體場效電晶體及其形成方法 MOSFETS INCORPORATING NICKEL GERMANOSILICIDED GATE AND METHODS OF THEIR FORMATION 审中-公开具有镍锗硅化物闸极之金属氧化物半导体场效应管及其形成方法 MOSFETS INCORPORATING NICKEL GERMANOSILICIDED GATE AND METHODS OF THEIR FORMATION
公开(公告)号：TW200417029A
公开(公告)日：2004-09-01
申请号：TW092125871
申请日：2003-09-19
发明人： 培頓 艾瑞克N PATON, ERIC N. , 相奇 XIANG, QI , 貝瑟 保羅R BESSER, PAUL R. , 林明仁 LIN, MING-REN , 郭明凡 NGO, MINH VAN , 王海宏 WANG, HAIHONG
IPC分类号： H01L
CPC分类号： H01L29/4933 , H01L21/28052 , H01L29/1054 , H01L29/4908 , H01L29/66477 , H01L29/665 , H01L29/66795 , H01L2029/7858
摘要： MOSFET閘極或MOSFET源極或汲極區域包含矽鍺或者多晶矽鍺。以鎳進行矽化，以形成一鎳鍺矽化物(62，64)，該鎳鍺矽化物較佳地包含鎳矽化物的單矽化物相。將鍺包含於矽化物中，其於形成單矽化物相的期間內，提供了較寬的溫度範圍，而卻實質地維持了鎳單矽化物所呈現的較好薄層電阻。結果，在接著的製程期間內，鎳鍺矽化物比鎳單矽化物還能夠抵擋得住較高的溫度，而卻仍能夠提供與鎳單矽化物大約相同的薄層電阻與其它有利特性。
简体摘要： MOSFET闸极或MOSFET源极或汲极区域包含硅锗或者多晶硅锗。以镍进行硅化，以形成一镍锗硅化物(62，64)，该镍锗硅化物较佳地包含镍硅化物的单硅化物相。将锗包含于硅化物中，其于形成单硅化物相的期间内，提供了较宽的温度范围，而却实质地维持了镍单硅化物所呈现的较好薄层电阻。结果，在接着的制程期间内，镍锗硅化物比镍单硅化物还能够抵挡得住较高的温度，而却仍能够提供与镍单硅化物大约相同的薄层电阻与其它有利特性。
-
公开(公告)号：TW200414435A
公开(公告)日：2004-08-01
申请号：TW092130886
申请日：2003-11-05
IPC分类号： H01L
CPC分类号： H01L27/1203 , H01L27/088 , H01L27/0886 , H01L27/092 , H01L27/0924 , H01L29/42384 , H01L29/785 , H01L29/7856
摘要： 一種NOR閘，係由二個非對稱鰭型場效電晶體(FinFET)類型之電晶體(801,802)所構成替代習知由四個電晶體所構成之NOR閘。電晶體數目由四個降至兩個可明顯增進積體半導體電路之功效。
简体摘要： 一种NOR闸，系由二个非对称鳍型场效应管(FinFET)类型之晶体管(801,802)所构成替代习知由四个晶体管所构成之NOR闸。晶体管数目由四个降至两个可明显增进积体半导体电路之功效。
-
10.发明专利形成含應變之厚矽層及具有含應變之厚矽層之半導體結構 METHOD OF FORMING A THICK STRAINED SILICON LAYER AND SEMICONDUCTOR STRUCTURES INCORPORATING A THICK STRAINED SILICON LAYER 有权形成含应变之厚硅层及具有含应变之厚硅层之半导体结构 METHOD OF FORMING A THICK STRAINED SILICON LAYER AND SEMICONDUCTOR STRUCTURES INCORPORATING A THICK STRAINED SILICON LAYER
公开(公告)号：TWI310241B
公开(公告)日：2009-05-21
申请号：TW092133982
申请日：2003-12-03
发明人： 王海宏 WANG, HAIHONG , 貝瑟 保羅R BESSER, PAUL R. , 丘政錫 GOO, JUNG-SUK , 郭明凡 NGO, MINH VAN , 培頓 艾瑞克N PATON, ERIC N. , 相奇 XIANG, QI
IPC分类号： H01L
CPC分类号： H01L29/7833 , H01L21/02381 , H01L21/0245 , H01L21/0251 , H01L21/02532 , H01L21/0262 , H01L21/02639 , H01L21/76224 , H01L29/1054 , H01L29/665 , H01L29/6656 , H01L29/6659
摘要： 生長含應變之矽層(50)於矽鍺層(40)上,且在有該含應變之矽層(50)之單一連續就地沉積製程中,生長矽鍺層(52)於該含應變之矽層(50)上。在形成該含應變之矽層(50)前,形成淺溝隔離層(48)於較低之矽鍺層(40)內。該兩矽鍺層(40,52)有效提供兩層基板於該含應變之矽層(50)之兩表面,用來支持該含應變之矽層(50)之拉伸應變,以及防止在製程時可能會因溫度變化而形成之參差差排。因此,於給定矽鍺層(40,52)之鍺含量下,所生長之含應變之矽層(50)之臨界厚度可有效加倍,而在隨後製程時不會形成顯著的參差差排。在形成該含應變之矽層(50)之前,形成該淺溝隔離層(48)可避免該含應變之矽層(50)受極端的熱應力所影響而可進一步減少參差差排之形成。
简体摘要： 生长含应变之硅层(50)于硅锗层(40)上,且在有该含应变之硅层(50)之单一连续就地沉积制程中,生长硅锗层(52)于该含应变之硅层(50)上。在形成该含应变之硅层(50)前,形成浅沟隔离层(48)于较低之硅锗层(40)内。该两硅锗层(40,52)有效提供两层基板于该含应变之硅层(50)之两表面,用来支持该含应变之硅层(50)之拉伸应变,以及防止在制程时可能会因温度变化而形成之参差差排。因此,于给定硅锗层(40,52)之锗含量下,所生长之含应变之硅层(50)之临界厚度可有效加倍,而在随后制程时不会形成显着的参差差排。在形成该含应变之硅层(50)之前,形成该浅沟隔离层(48)可避免该含应变之硅层(50)受极端的热应力所影响而可进一步减少参差差排之形成。
-
-
-
-
-
-
-
-
-
搜索结果
21 条记录 (耗时 0.014 秒)
