利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

98 条记录 (耗时 0.023 秒)

    積體電路、模組電路和ＲＦ內建自我測試系統
    6.
    发明专利
    積體電路、模組電路和ＲＦ內建自我測試系統 审中-公开
    集成电路、模块电路和ＲＦ内置自我测试系统

    公开(公告)号：TW201307864A

    公开(公告)日：2013-02-16

    申请号：TW101121062

    申请日：2012-06-13

    申请人： 聯發科技股份有限公司 ,  MEDIATEK INC.

    发明人： 彭俊賢 ,  PENG, CHUN HSIEN ,  陳培煒 ,  CHEN, PEI WEI ,  祖秉瑄 ,  TSU, PING HSUAN ,  楊家裕 ,  YANG, CHIA YU ,  林俊佑 ,  LIN, CHUN YU

    IPC分类号： G01R31/26 ,  G01R31/27

    CPC分类号： G01R31/2822 ,  G01R31/2884

    摘要： 本發明係一種積體電路(Integrated Circuit，IC)，包括一測試訊號產生器、一傳送器以及一測試結果分析器。該測試訊號產生器響應於來自一外部測試儀器的一命令訊號而產生一測試訊號。該傳送器，根據上述測試訊號產生一射頻(Radio Frequency，以下稱為RF)訊號。該測試結果分析器，藉由上述RF訊號來判斷測試結果，並且將上述測試結果回報給上述外部測試儀器。本發明能夠減低自動測試設備的電路複雜度，藉此降低自動測試設備的設計及製造成本。

    简体摘要： 本发明系一种集成电路(Integrated Circuit，IC)，包括一测试信号产生器、一发送器以及一测试结果分析器。该测试信号产生器响应于来自一外部测试仪器的一命令信号而产生一测试信号。该发送器，根据上述测试信号产生一射频(Radio Frequency，以下称为RF)信号。该测试结果分析器，借由上述RF信号来判断测试结果，并且将上述测试结果回报给上述外部测试仪器。本发明能够减低自动测试设备的电路复杂度，借此降低自动测试设备的设计及制造成本。

    電子線路篩選系統及方法 SYSTEM AND METHOD OF FILTERING ELECTRONIC CIRCUITS
    7.
    发明专利
    電子線路篩選系統及方法 SYSTEM AND METHOD OF FILTERING ELECTRONIC CIRCUITS 审中-公开
    电子线路筛选系统及方法 SYSTEM AND METHOD OF FILTERING ELECTRONIC CIRCUITS

    公开(公告)号：TW201235874A

    公开(公告)日：2012-09-01

    申请号：TW100106181

    申请日：2011-02-24

    申请人： 鴻海精密工業股份有限公司

    发明人： 梁獻全 ,  李昇軍 ,  嚴欣亭 ,  廖俊能 ,  許壽國

    IPC分类号： G06F ,  H05K

    CPC分类号： G01R31/2822 ,  G01R31/2805 ,  G01R31/2834

    摘要： 本發明所述電子線路篩選系統括獲取一個佈線圖，根據預設的設計要求，從該佈線圖中篩選出不符合所述設計要求的電子線路，對篩選出來的電子線路做重要性的排序，以重點突出其中重要的一條或者多條電子線路，並對篩選出來的電子線路做第二次篩選，以重點突出嚴重不符合該設計要求的電子線路，及將上述篩選的結果填入到一個報告範本中，以生成一份測試報告。

    简体摘要： 本发明所述电子线路筛选系统括获取一个布线图，根据默认的设计要求，从该布线图中筛选出不符合所述设计要求的电子线路，对筛选出来的电子线路做重要性的排序，以重点突出其中重要的一条或者多条电子线路，并对筛选出来的电子线路做第二次筛选，以重点突出严重不符合该设计要求的电子线路，及将上述筛选的结果填入到一个报告范本中，以生成一份测试报告。

    射頻積體電路測試方法及系統 RF INTEGRATED CIRCUIT TEST METHODOLOGY AND SYSTEM
    8.
    发明专利
    射頻積體電路測試方法及系統 RF INTEGRATED CIRCUIT TEST METHODOLOGY AND SYSTEM 审中-公开
    射频集成电路测试方法及系统 RF INTEGRATED CIRCUIT TEST METHODOLOGY AND SYSTEM

    公开(公告)号：TW200928382A

    公开(公告)日：2009-07-01

    申请号：TW097136636

    申请日：2008-09-24

    申请人： 西賓公司 SIBEAM, INC.

    发明人： 克里夫J 杜恩 DUNN, CLIFFORD J. ,  喬治 帕默 PALMER, GEORGE ,  傑佛瑞M 吉勃特 GILBERT, JEFFREY M.

    IPC分类号： G01R

    CPC分类号： G01R31/2822

    摘要： 闡述對具有一整合式毫米波(mmw)天線結構之一RF微電子或積體電路待測裝置(DUT)之空中或輻射測試。該天線結構可具有可由整合式RF傳輸器及/或接收器電路驅動及/或感測的呈一陣列設計之多個元件。一介面印刷佈線板(例如,一測試器載板或一晶圓探針卡組件)具有形成於其中的一mmw輻射通道,該mmw輻射通道經定位以將mmw輻射傳送至DUT之整合式天線及/或自DUT之整合式天線傳送mmw輻射。測試設備可以傳導方式耦合至介面板之接觸點,以傳輸及/或接收用於測試DUT之信號及/或提供直流電力給DUT。一測試天線經設計及定位以透過該通道自整合式DUT天線接收mmw輻射及/或傳輸mmw輻射至整合式DUT天線。亦闡述並主張其它實施例其它實施例。

    简体摘要： 阐述对具有一集成式毫米波(mmw)天线结构之一RF微电子或集成电路待测设备(DUT)之空中或辐射测试。该天线结构可具有可由集成式RF传输器及/或接收器电路驱动及/或传感的呈一数组设计之多个组件。一界面印刷布线板(例如,一测试器载板或一晶圆探针卡组件)具有形成于其中的一mmw辐射信道,该mmw辐射信道经定位以将mmw辐射发送至DUT之集成式天线及/或自DUT之集成式天线发送mmw辐射。测试设备可以传导方式耦合至界面板之接触点,以传输及/或接收用于测试DUT之信号及/或提供直流电力给DUT。一测试天线经设计及定位以透过该信道自集成式DUT天线接收mmw辐射及/或传输mmw辐射至集成式DUT天线。亦阐述并主张其它实施例其它实施例。

    射頻辨識標籤晶片之晶圓級測試方法 WAFER LEVEL TESTING METHOD FOR RFID TAGS
    9.
    发明专利
    射頻辨識標籤晶片之晶圓級測試方法 WAFER LEVEL TESTING METHOD FOR RFID TAGS 审中-公开
    射频辨识标签芯片之晶圆级测试方法 WAFER LEVEL TESTING METHOD FOR RFID TAGS

    公开(公告)号：TW200921091A

    公开(公告)日：2009-05-16

    申请号：TW096143150

    申请日：2007-11-15

    申请人： 必達科技股份有限公司 BEEDAR TECHNOLOGY INC.

    发明人： 謝炳復 HSIEH, PINGFU ,  孫瑞立 SUN, JUILI ,  陳明坤 CHEN, MING KUN

    IPC分类号： G01N

    CPC分类号： G01R31/2822 ,  G01R31/308 ,  G06K19/0722 ,  G06K19/0723 ,  G06K19/07749

    摘要： 本發明係揭示一種RFID標籤晶片之晶圓級測試方法,一晶圓內具有複數個RFID標籤晶片與複數個切割道,並且每一RFID標籤晶片係已預先形成一個可拆式電感以及一個嵌入式電容。在測試過程,一偵測裝置具有線圈使用微波能量對該晶圓內複數個晶片進行無線能量轉換,並使該晶圓之該測試複數個晶片轉換電能量完成,然後待測複數個RFID標籤晶片回應資料的信號發射至該偵測裝置,用以偵測該RFID標籤晶片發生之微波能量;及根據該測試結果之統計得到該晶圓良率。

    简体摘要： 本发明系揭示一种RFID标签芯片之晶圆级测试方法,一晶圆内具有复数个RFID标签芯片与复数个切割道,并且每一RFID标签芯片系已预先形成一个可拆式电感以及一个嵌入式电容。在测试过程,一侦测设备具有线圈使用微波能量对该晶圆内复数个芯片进行无线能量转换,并使该晶圆之该测试复数个芯片转换电能量完成,然后待测复数个RFID标签芯片回应数据的信号发射至该侦测设备,用以侦测该RFID标签芯片发生之微波能量;及根据该测试结果之统计得到该晶圆良率。

    降低測試積體電路之訊號衰減之測試系統及方法 TESTER AND METHOD FOR REDUCING THE TEST SIGNAL LOSS FOR INTEGRATED CIRCUITS
    10.
    发明专利
    降低測試積體電路之訊號衰減之測試系統及方法 TESTER AND METHOD FOR REDUCING THE TEST SIGNAL LOSS FOR INTEGRATED CIRCUITS 审中-公开
    降低测试集成电路之信号衰减之测试系统及方法 TESTER AND METHOD FOR REDUCING THE TEST SIGNAL LOSS FOR INTEGRATED CIRCUITS

    公开(公告)号：TW200918915A

    公开(公告)日：2009-05-01

    申请号：TW096139498

    申请日：2007-10-22

    申请人： 南亞科技股份有限公司 NANYA TECHNOLOGY CORP.

    发明人： 吳順科 WU, SHUN KER

    IPC分类号： G01R

    CPC分类号： G01R31/2886 ,  G01R31/2822

    摘要： 積體電路測試系統包含一探針卡、一驅動器、一接收器及一第一開關。該驅動器藉由一第一訊號線耦接於該探針卡,該接收器藉由一第二訊號線耦接於該探針卡,該第一開關耦接於該探針卡與該第一訊號線之間。該驅動器藉由該第一訊號線輸出一測試訊號於一待測物後,該第一開關關閉,再以該接收器藉由該第二訊號線讀取該測試訊號。因此,可降低測試訊號的衰減。

    简体摘要： 集成电路测试系统包含一探针卡、一驱动器、一接收器及一第一开关。该驱动器借由一第一信号线耦接于该探针卡,该接收器借由一第二信号线耦接于该探针卡,该第一开关耦接于该探针卡与该第一信号线之间。该驱动器借由该第一信号线输出一测试信号于一待测物后,该第一开关关闭,再以该接收器借由该第二信号线读取该测试信号。因此,可降低测试信号的衰减。