公开(公告)号：TW201804470A

公开(公告)日：2018-02-01

申请号：TW106135907

申请日：2016-08-30

申请人： 美光科技公司 ,  MICRON TECHNOLOGY, INC.

发明人： 尼可拉斯史帝芬 C ,  NICHOLES,STEVEN C. ,  查文亞許尼塔 A ,  CHAVAN,ASHONITA A. ,  洛克萊馬修 N ,  ROCKLEIN,MATTHEW N.

IPC分类号： G11C11/22 ,  H01L21/76

CPC分类号： G11C11/225 ,  G11C11/22 ,  G11C11/221 ,  G11C11/2273 ,  G11C11/2275 ,  G11C11/2297 ,  G11C11/5657 ,  G11C13/047 ,  G11C14/00 ,  H01L27/11502 ,  H01L27/11507 ,  H01L28/55 ,  H01L28/56 ,  H01L28/65 ,  H01L28/75

摘要： 本發明揭示操作一鐵電記憶體胞之方法。該方法包括：將一正偏壓電壓及一負偏壓電壓之一者施加至包括一電容器之一鐵電記憶體胞，該電容器包含一上電極、一下電極、該上電極與該下電極之間之一鐵電材料、及該鐵電材料與該上電極及該下電極之一者之間之一界面材料。該方法進一步包括：將該正偏壓電壓及該負偏壓電壓之另一者施加至該鐵電記憶體胞以切換該鐵電記憶體胞之一極化，其中該負偏壓電壓之一絕對值不同於該正偏壓電壓之一絕對值。本發明亦描述鐵電記憶體胞。

简体摘要： 本发明揭示操作一铁电内存胞之方法。该方法包括：将一正偏压电压及一负偏压电压之一者施加至包括一电容器之一铁电内存胞，该电容器包含一上电极、一下电极、该上电极与该下电极之间之一铁电材料、及该铁电材料与该上电极及该下电极之一者之间之一界面材料。该方法进一步包括：将该正偏压电压及该负偏压电压之另一者施加至该铁电内存胞以切换该铁电内存胞之一极化，其中该负偏压电压之一绝对值不同于该正偏压电压之一绝对值。本发明亦描述铁电内存胞。

公开(公告)号：TWI605455B

公开(公告)日：2017-11-11

申请号：TW103102274

申请日：2014-01-22

申请人： 半導體能源研究所股份有限公司 ,  SEMICONDUCTOR ENERGY LABORATORY CO., LTD.

发明人： 加藤清 ,  KATO, KIYOSHI ,  王丸拓郎 ,  OHMARU, TAKURO ,  高橋康之 ,  TAKAHASHI, YASUYUKI

IPC分类号： G11C16/06

CPC分类号： G11C11/22 ,  G11C11/24

公开(公告)号：TW201214692A

公开(公告)日：2012-04-01

申请号：TW100133502

申请日：2011-09-16

申请人： 美光科技公司

发明人： 卡默 史帝芬J ,  山胡 古堤S

IPC分类号： H01L

CPC分类号： G11C11/161 ,  G11C11/1675 ,  G11C11/22 ,  G11C11/5607 ,  H01L27/222 ,  H01L27/228 ,  H01L29/82 ,  H01L43/08

摘要： 本文中闡述自旋轉矩轉移(STT)記憶體單元結構及方法。一或多個STT記憶體單元結構包含定位於一鐵磁性儲存材料與接觸一反鐵磁性材料之一釘紮鐵磁性材料之間的一穿隧障壁材料。該穿隧障壁材料係一多鐵性材料，且該反鐵磁性材料、該鐵磁性儲存材料及該釘紮鐵磁性材料係定位於一第一電極與一第二電極之間。

简体摘要： 本文中阐述自旋转矩转移(STT)内存单元结构及方法。一或多个STT内存单元结构包含定位于一铁磁性存储材料与接触一反铁磁性材料之一钉扎铁磁性材料之间的一穿隧障壁材料。该穿隧障壁材料系一多铁性材料，且该反铁磁性材料、该铁磁性存储材料及该钉扎铁磁性材料系定位于一第一电极与一第二电极之间。

公开(公告)号：TW201106370A

公开(公告)日：2011-02-16

申请号：TW099112909

申请日：2010-04-23

申请人： 桑迪士克3D公司

发明人： 史契爾籃 羅伊E ,  佛斯里 路卡

IPC分类号： G11C

CPC分类号： G11C11/22 ,  G11C5/025 ,  G11C5/063 ,  G11C8/10 ,  G11C8/12 ,  G11C11/16 ,  G11C13/0002 ,  G11C13/0026 ,  G11C17/18 ,  G11C2213/71 ,  G11C2213/72

摘要： 本發明揭示一種施偏壓於一非揮發性記憶體陣列之方法。該非揮發性記憶體陣列包含第一複數個Y線及第二複數個Y線、複數個X線、第一複數個兩端子記憶體單元及第二複數個兩端子記憶體單元。每一第一記憶體單元及第二記憶體單元分別耦合至該第一複數個Y線或第二複數個Y線中之一者及該複數個X線中之一者。將大致所有該第一複數個Y線及第二複數個Y線驅動至一Y線未選電壓。將該第一複數個Y線中之至少一個選定Y線驅動至一Y線選擇電壓同時使該第一複數個Y線中之剩餘Y線浮動且同時將大致所有該第二複數個Y線驅動至該Y線未選電壓。

简体摘要： 本发明揭示一种施偏压于一非挥发性内存数组之方法。该非挥发性内存数组包含第一复数个Y线及第二复数个Y线、复数个X线、第一复数个两端子内存单元及第二复数个两端子内存单元。每一第一内存单元及第二内存单元分别耦合至该第一复数个Y线或第二复数个Y线中之一者及该复数个X线中之一者。将大致所有该第一复数个Y线及第二复数个Y线驱动至一Y线未选电压。将该第一复数个Y线中之至少一个选定Y线驱动至一Y线选择电压同时使该第一复数个Y线中之剩余Y线浮动且同时将大致所有该第二复数个Y线驱动至该Y线未选电压。

公开(公告)号：TWI310185B

公开(公告)日：2009-05-21

申请号：TW095139093

申请日：2006-10-24

申请人： 夏普股份有限公司 SHARP KABUSHIKI KAISHA

发明人： 大西哲也 OHNISHI, TETSUYA ,  林省吾 HAYASHI, SHOGO

IPC分类号： G11C

CPC分类号： G11C5/063 ,  G11C7/18 ,  G11C8/10 ,  G11C11/1655 ,  G11C11/1657 ,  G11C11/1659 ,  G11C11/22 ,  G11C13/0023 ,  G11C13/003 ,  G11C2213/76 ,  G11C2213/77 ,  H01L27/101

摘要： 本發明有關一種交叉點構造之半導體記憶裝置,包含向同方向延伸之複數之第1電極佈線,與該第1電極佈線交叉之複數之第2電極佈線,及用於蓄積第1電極佈線與第2電極佈線之交點資料之記憶材料體,該交叉點構造之半導體記憶裝置中,由於因各電極佈線之佈線電阻所產生之電壓下降,使得施加於記憶材料體之實效電壓在記憶胞陣列內存在偏差。本發明之交叉點構造之半導體記憶裝置,至任意之交點之第1電極佈線之佈線電阻値與至該交點之第2電極佈線之佈線電阻値之和,在各任意交點彼此之間實質性地一定,且,於第1電極佈線或第2電極佈線之至少任意一方,連接有以調整記憶胞陣列內之電極佈線電阻偏差為目的之負荷電阻體。

简体摘要： 本发明有关一种交叉点构造之半导体记忆设备,包含向同方向延伸之复数之第1电极布线,与该第1电极布线交叉之复数之第2电极布线,及用于蓄积第1电极布线与第2电极布线之交点数据之记忆材料体,该交叉点构造之半导体记忆设备中,由于因各电极布线之布线电阻所产生之电压下降,使得施加于记忆材料体之实效电压在记忆胞数组内存在偏差。本发明之交叉点构造之半导体记忆设备,至任意之交点之第1电极布线之布线电阻値与至该交点之第2电极布线之布线电阻値之和,在各任意交点彼此之间实质性地一定,且,于第1电极布线或第2电极布线之至少任意一方,连接有以调整记忆胞数组内之电极布线电阻偏差为目的之负荷电阻体。

公开(公告)号：TW200909801A

公开(公告)日：2009-03-01

申请号：TW097107938

申请日：2008-03-06

申请人： 愛特梅爾瑞士公司 ATMEL SWITZERLAND

发明人： 珍 法蘭柯斯 曼古特 MAINGUET, JEAN-FRANCOIS

IPC分类号： G01N ,  G06K ,  G11C

CPC分类号： G01D5/2405 ,  A61B5/1172 ,  G06K9/0002 ,  G11C11/22

摘要： 本發明揭示一種具有用以感測一生物特徵刺激的感測器製品之生物特徵感測裝置。該感測器製品亦經組態用以永續地以電子方式儲存資料,例如安全資料。

简体摘要： 本发明揭示一种具有用以传感一生物特征刺激的传感器制品之生物特征传感设备。该传感器制品亦经组态用以永续地以电子方式存储数据,例如安全数据。

公开(公告)号：TW200729204A

公开(公告)日：2007-08-01

申请号：TW095135394

申请日：2006-09-25

申请人： 精工愛普生股份有限公司 SEIKO EPSON CORPORATION

发明人： 小出泰紀 KOIDE, YASUNORI

IPC分类号： G11C

CPC分类号： H01L27/11507 ,  G11C5/063 ,  G11C11/22 ,  H01L27/0207 ,  H01L27/105 ,  H01L27/11502 ,  H01L27/11509

摘要： 目的在於提供一種藉由配線佈局之最佳化而達成記憶格面積之縮小化或高集積化。另外,目的在於達成記憶體特性之提升。關於强介電質記憶格之屏極線PL,使分割記憶格陣列而成之列區塊CB之於記憶格MC上於第1方向以直線狀配置之屏極配線部,依序藉由偏移部而連接於隔鄰之列區塊CB之一段下之屏極配線部,使列區塊CB之最下段之屏極配線部,折回隔鄰之列區塊CB之最上段之屏極配線部。

简体摘要： 目的在于提供一种借由配线布局之最优化而达成记忆格面积之缩小化或高集积化。另外,目的在于达成内存特性之提升。关于强介电质记忆格之屏极线PL,使分割记忆格数组而成之列区块CB之于记忆格MC上于第1方向以直线状配置之屏极配线部,依序借由偏移部而连接于隔邻之列区块CB之一段下之屏极配线部,使列区块CB之最下段之屏极配线部,折回隔邻之列区块CB之最上段之屏极配线部。

公开(公告)号：TWI279804B

公开(公告)日：2007-04-21

申请号：TW094104221

申请日：2005-02-14

申请人： 海力士半導體股份有限公司 HYNIX SEMICONDUCTOR INC.

发明人： 姜熙福 KANG, HEE BOK

IPC分类号： G11C

CPC分类号： G11C11/22

摘要： 本發明揭示一種非揮發性鐵電垂直電極單元，其包含一鐵電電容器及一串聯PN二極體開關。該鐵電電容器包括一作為第一電極之字線垂直電極及一作為第二電極之儲存垂直電極，該儲存垂直電極以預定間隔與該字線垂直電極隔開以形成柱型，其中在第一電極與第二電極分離之空間內填充有鐵電材料。該串聯PN二極體開關連接於一位元線與該鐵電電容器之間，且依該位元線與該鐵電電容器之間的電壓變化選擇性地切換該位元線與該鐵電電容器之間的電流方向。

简体摘要： 本发明揭示一种非挥发性铁电垂直电极单元，其包含一铁电电容器及一串联PN二极管开关。该铁电电容器包括一作为第一电极之字线垂直电极及一作为第二电极之存储垂直电极，该存储垂直电极以预定间隔与该字线垂直电极隔开以形成柱型，其中在第一电极与第二电极分离之空间内填充有铁电材料。该串联PN二极管开关连接于一比特线与该铁电电容器之间，且依该比特线与该铁电电容器之间的电压变化选择性地切换该比特线与该铁电电容器之间的电流方向。

公开(公告)号：TWI279799B

公开(公告)日：2007-04-21

申请号：TW094113094

申请日：2005-04-25

申请人： 海力士半導體股份有限公司 HYNIX SEMICONDUCTOR INC.

发明人： 姜熙福 KANG, HEE BOK ,  安進弘 AHN, JIN HONG ,  李在真 LEE, JAE JIN

IPC分类号： G11C ,  H01L

CPC分类号： G11C11/22 ,  H01L27/11502 ,  H01L27/11585 ,  H01L27/1159 ,  H01L29/6684 ,  H01L29/78391

摘要： 本發明提供一種非揮發性鐵電記憶體裝置，以利於使用一非揮發性記憶體單元之一通道電阻而控制其讀取/寫入操作，該通道電阻藉由一鐵電材料之極性狀態而呈差異化。在該記憶體裝置中，一絕緣層形成於一底部字元線上，及一包含一P型汲極區、一P型通道區及一P型源極區之浮動通道層形成於絕緣層上。隨後，一鐵電層形成於該浮動通道層之該通道區上，及一字元線形成於該鐵電層上。結果，被誘導至該通道區之電阻狀態係依據該鐵電層之極性而受到控制，藉此調整該記憶體單元陣列之讀取/寫入操作。

简体摘要： 本发明提供一种非挥发性铁电内存设备，以利于使用一非挥发性内存单元之一信道电阻而控制其读取/写入操作，该信道电阻借由一铁电材料之极性状态而呈差异化。在该内存设备中，一绝缘层形成于一底部字符在线，及一包含一P型汲极区、一P型信道区及一P型源极区之浮动信道层形成于绝缘层上。随后，一铁电层形成于该浮动信道层之该信道区上，及一字符线形成于该铁电层上。结果，被诱导至该信道区之电阻状态系依据该铁电层之极性而受到控制，借此调整该内存单元数组之读取/写入操作。

公开(公告)号：TWI277984B

公开(公告)日：2007-04-01

申请号：TW094119849

申请日：2005-06-15

申请人： 夏普股份有限公司 SHARP KABUSHIKI KAISHA

发明人： 井上剛至 INOUE, KOJI

IPC分类号： G11C

CPC分类号： G11C11/16 ,  G11C8/08 ,  G11C11/22 ,  G11C11/5678 ,  G11C11/5685 ,  G11C13/0004 ,  G11C13/0007 ,  G11C13/0028 ,  G11C13/004 ,  G11C2013/0054 ,  G11C2213/31 ,  G11C2213/77

摘要： 本發明之具有交叉點型記憶胞陣列之半導體記憶裝置中，對應記憶胞記憶之多值資訊之各記憶位準之可變電阻元件之電阻值依大小順序排列時之鄰接之兩個記憶位準間之各參考位準，係藉由選擇記憶胞之電阻為兩個記憶位準之高電阻側之高電阻記憶胞之讀取電流，取決於記憶胞陣列之其他非選擇記憶胞之電阻狀態之分布圖案而成為最大狀態之第一電流狀態；及選擇記憶胞之電阻為兩個記憶位準之低電阻側之低電阻記憶胞之讀取電流，取決於記憶胞陣列之其他非選擇記憶胞之電阻狀態之分布圖案而成為最小狀態之第二電流狀態之中間狀態之參考電流分別規定。

简体摘要： 本发明之具有交叉点型记忆胞数组之半导体记忆设备中，对应记忆胞记忆之多值信息之各记忆位准之可变电阻组件之电阻值依大小顺序排列时之邻接之两个记忆位准间之各参考位准，系借由选择记忆胞之电阻为两个记忆位准之高电阻侧之高电阻记忆胞之读取电流，取决于记忆胞数组之其他非选择记忆胞之电阻状态之分布图案而成为最大状态之第一电流状态；及选择记忆胞之电阻为两个记忆位准之低电阻侧之低电阻记忆胞之读取电流，取决于记忆胞数组之其他非选择记忆胞之电阻状态之分布图案而成为最小状态之第二电流状态之中间状态之参考电流分别规定。