利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

46 条记录 (耗时 0.016 秒)

    記憶體電路及其操作方法
    3.
    发明专利
    記憶體電路及其操作方法 审中-公开
    内存电路及其操作方法

    公开(公告)号：TW201628003A

    公开(公告)日：2016-08-01

    申请号：TW104123867

    申请日：2015-07-23

    申请人： 旺宏電子股份有限公司 ,  MACRONIX INTERNATIONAL CO., LTD.

    发明人： 柯文昇 ,  KHWA, WIN-SAN ,  蘇資翔 ,  SU, TZU-HSIANG ,  吳昭誼 ,  WU, CHAO-I ,  李祥邦 ,  LI, HSIANG-PANG

    IPC分类号： G11C11/56 ,  G11C13/00

    CPC分类号： G11C13/0069 ,  G11C11/5678 ,  G11C13/0004 ,  G11C13/0023 ,  G11C13/0064 ,  G11C29/028 ,  G11C29/06 ,  G11C29/50 ,  G11C29/50008 ,  G11C2013/0066 ,  G11C2013/0083 ,  G11C2029/0409

    摘要： 一種記憶體電路係被描述，其包括記憶胞陣列，此記憶胞陣列包括複數個記憶胞之區塊。記憶體電路包括一控制器，控制器包括用以對此些區塊中複數個被選區塊執行複數個編程序列的邏輯單元。編程序列包括編程／驗證週期的態樣。記憶體電路包括用以將不同態樣的編程／驗證週期指派至此些區塊中不同區塊的邏輯單元。記憶體電路包括用以改變被指派至此些區塊中一特定區塊的一特定態樣的邏輯單元。記憶體電路包括用以維持此些區塊中的區塊的統計數據的邏輯單元，其中統計數據是關於此些區塊中的記憶胞回應於被指派至此些區塊的編程／驗證週期的態樣的效能。控制器包括用以施加一應力序列至此些被選區塊之一的邏輯單元，應力序列包括應力脈衝，應力脈衝係施加至此被選區塊中的記憶胞。

    简体摘要： 一种内存电路系被描述，其包括记忆胞数组，此记忆胞数组包括复数个记忆胞之区块。内存电路包括一控制器，控制器包括用以对此些区块中复数个被选区块运行复数个编进程列的逻辑单元。编进程列包括编程／验证周期的态样。内存电路包括用以将不同态样的编程／验证周期指派至此些区块中不同区块的逻辑单元。内存电路包括用以改变被指派至此些区块中一特定区块的一特定态样的逻辑单元。内存电路包括用以维持此些区块中的区块的统计数据的逻辑单元，其中统计数据是关于此些区块中的记忆胞回应于被指派至此些区块的编程／验证周期的态样的性能。控制器包括用以施加一应力串行至此些被选区块之一的逻辑单元，应力串行包括应力脉冲，应力脉冲系施加至此被选区块中的记忆胞。

    具有資料線切換結構的記憶體系統 MEMORY SYSTEM WITH DATA LINE SWITCHING SCHEME
    4.
    发明专利
    具有資料線切換結構的記憶體系統 MEMORY SYSTEM WITH DATA LINE SWITCHING SCHEME 审中-公开
    具有数据线切换结构的内存系统 MEMORY SYSTEM WITH DATA LINE SWITCHING SCHEME

    公开(公告)号：TW201042657A

    公开(公告)日：2010-12-01

    申请号：TW099111300

    申请日：2010-04-12

    申请人： 桑迪士克3D公司

    发明人： 嚴天宏 ,  佛斯里 路卡

    IPC分类号： G11C

    CPC分类号： G11C8/12 ,  G11C13/0064 ,  G11C13/0069 ,  G11C2013/0066

    摘要： 本發明揭示一種包含一三維記憶體陣列之儲存系統，該三維記憶體陣列具有分組成若干區塊之多層非揮發性儲存元件。每一區塊包含一子組第一選擇電路，其等用於將一子組一第一類型之陣列線(例如，位元線)選擇性地耦合至各別局域資料線。每一區塊包含一子組第二選擇電路，其等用於將一子組該等各別局域資料線選擇性地耦合至連接至控制電路之全域資料線。為增加記憶體作業之效能，該等第二選擇電路可彼此獨立地改變其選擇。舉例而言，同時對複數個群組之非揮發性儲存元件中之每一群組之一第一非揮發性儲存元件執行一記憶體作業。獨立地偵測針對每一群組之該第一非揮發性儲存元件之該記憶體作業之完成。在獨立地偵測到針對各別群組之該第一非揮發性儲存元件之該記憶體作業之完成時，針對每一群組獨立地開始對每一群組之一第二非揮發性儲存元件之記憶體作業。

    简体摘要： 本发明揭示一种包含一三维内存数组之存储系统，该三维内存数组具有分组成若干区块之多层非挥发性存储组件。每一区块包含一子组第一选择电路，其等用于将一子组一第一类型之数组线(例如，比特线)选择性地耦合至各别局域数据线。每一区块包含一子组第二选择电路，其等用于将一子组该等各别局域数据线选择性地耦合至连接至控制电路之全域数据线。为增加内存作业之性能，该等第二选择电路可彼此独立地改变其选择。举例而言，同时对复数个群组之非挥发性存储组件中之每一群组之一第一非挥发性存储组件运行一内存作业。独立地侦测针对每一群组之该第一非挥发性存储组件之该内存作业之完成。在独立地侦测到针对各别群组之该第一非挥发性存储组件之该内存作业之完成时，针对每一群组独立地开始对每一群组之一第二非挥发性存储组件之内存作业。