-
公开(公告)号：TWI700744B
公开(公告)日：2020-08-01
申请号：TW108131198
申请日：2019-08-30
发明人： 李書銘 , LEE, SHU-MING , 邱永漢 , CHIU, YUNG-HAN , 劉嘉鴻 , LIU, CHIA-HUNG , 歐陽自明 , OU YANG, TZU-MING
IPC分类号： H01L21/306
-
公开(公告)号：TWI700700B
公开(公告)日：2020-08-01
申请号：TW108133500
申请日：2019-09-18
发明人： 須藤直昭 , SUDO, NAOAKI
IPC分类号： G11C16/26
-
公开(公告)号：TWI700696B
公开(公告)日：2020-08-01
申请号：TW108112988
申请日：2019-04-15
发明人： 矢野勝 , YANO, MASARU
IPC分类号： G11C14/00
-
公开(公告)号：TWI700694B
公开(公告)日：2020-08-01
申请号：TW108119949
申请日：2019-06-10
发明人： 奥野晋也 , OKUNO, SHINYA
IPC分类号： G11C11/406 , G11C7/00
-
-
公开(公告)号：TWI699776B
公开(公告)日：2020-07-21
申请号：TW108124811
申请日：2019-07-13
发明人： 林哲民 , LIN, CHE-MIN
IPC分类号： G11C29/52
-
公开(公告)号：TW202027255A
公开(公告)日：2020-07-16
申请号：TW108101307
申请日：2019-01-14
发明人： 簡毅豪 , CHIEN, YI-HAO , 竹迫壽晃 , TAKESAKO, KAZUAKI , 任楷 , JEN, KAI , 魏宏諭 , WEI, HUNG-YU
IPC分类号： H01L27/108
摘要： 本發明實施例提供半導體裝置及其製造方法。半導體裝置的製造方法包含在基底上形成第一介電層及複數個第一導電結構，第一介電層位於此些第一導電結構之間。半導體裝置的製造方法還包含在第一介電層中及此些第一導電結構之間形成溝槽。半導體裝置的製造方法更包含在溝槽的側壁及底部上形成襯墊材料，以及在溝槽中的襯墊材料上形成導電插塞。半導體裝置的製造方法更包含移除襯墊材料以形成空氣間隙，其中空氣間隙位於導電插塞和第一介電層之間。
简体摘要： 本发明实施例提供半导体设备及其制造方法。半导体设备的制造方法包含在基底上形成第一介电层及复数个第一导电结构，第一介电层位于此些第一导电结构之间。半导体设备的制造方法还包含在第一介电层中及此些第一导电结构之间形成沟槽。半导体设备的制造方法更包含在沟槽的侧壁及底部上形成衬垫材料，以及在沟槽中的衬垫材料上形成导电插塞。半导体设备的制造方法更包含移除衬垫材料以形成空气间隙，其中空气间隙位于导电插塞和第一介电层之间。
-
公开(公告)号：TWI698876B
公开(公告)日：2020-07-11
申请号：TW108132846
申请日：2019-09-11
发明人： 王炳琨 , WANG, PING-KUN , 白昌宗 , PAI, CHANG-TSUNG , 陳侑廷 , CHEN, YU-TING , 趙鶴軒 , CHAO, HE-HSUAN , 林銘哲 , LIN, MING-CHE , 陳 達 , CHEN, FREDERICK
-
公开(公告)号：TW202019103A
公开(公告)日：2020-05-16
申请号：TW107139231
申请日：2018-11-06
发明人： 林立偉 , LIN, LIH-WEI , 林 紀舜 , LIN, CHI-SHUN , 林 小峰 , LIM, SEOW FONG
摘要： 一種物理不可複製功能碼產生方法，包括：提供多個包括第一非揮發性記憶胞及第二非揮發性記憶胞的非揮發性記憶胞對；比較第一非揮發性記憶胞的起始狀態及第二非揮發性記憶胞的起始狀態，並根據狀態比較結果產生第一物理不可複製功能碼；計算第一物理不可複製功能碼中邏輯準位的形成比例差；以及當形成比例差大於等於比例門檻值時，透過對第一非揮發性記憶胞及第二非揮發性記憶胞交互執行形成操作來調整形成比例差。
简体摘要： 一种物理不可复制功能码产生方法，包括：提供多个包括第一非挥发性记忆胞及第二非挥发性记忆胞的非挥发性记忆胞对；比较第一非挥发性记忆胞的起始状态及第二非挥发性记忆胞的起始状态，并根据状态比较结果产生第一物理不可复制功能码；计算第一物理不可复制功能码中逻辑准位的形成比例差；以及当形成比例差大于等于比例门槛值时，透过对第一非挥发性记忆胞及第二非挥发性记忆胞交互运行形成操作来调整形成比例差。
-
公开(公告)号：TW202018897A
公开(公告)日：2020-05-16
申请号：TW107139156
申请日：2018-11-05
发明人： 朱彥瑞 , CHU, YEN-JUI , 吳金能 , WU, JIN-NENG , 周信宏 , CHOU, HSIN-HUNG , 林俊宏 , LIN, CHUN-HUNG
摘要： 一種重佈線層結構，包括：基底、接墊、介電層、自對準結構、導電層以及導電連接件。接墊配置在基底上。介電層配置在基底上，且暴露出部分接墊。自對準結構配置在介電層上。導電層自接墊延伸且共形覆蓋自對準結構的表面。導電連接件配置在自對準結構上。另提供一種重佈線層結構的製造方法。
简体摘要： 一种重布线层结构，包括：基底、接垫、介电层、自对准结构、导电层以及导电连接件。接垫配置在基底上。介电层配置在基底上，且暴露出部分接垫。自对准结构配置在介电层上。导电层自接垫延伸且共形覆盖自对准结构的表面。导电连接件配置在自对准结构上。另提供一种重布线层结构的制造方法。
-
-
-
-
-
-
-
-
-
搜索结果
1863 条记录 (耗时 0.025 秒)
