利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

17 条记录 (耗时 0.012 秒)

    XOR邏輯電路
    1.
    发明专利
    XOR邏輯電路 审中-公开
    XOR逻辑电路

    公开(公告)号：TW201621730A

    公开(公告)日：2016-06-16

    申请号：TW105109797

    申请日：2010-04-30

    申请人： 泰拉創新股份有限公司 ,  TELA INNOVATIONS, INC.

    发明人： 貝克史考特T ,  BECKER,SCOTT T.

    IPC分类号： G06F17/50 ,  H01L27/04 ,  H01L21/82 ,  H03K19/21

    CPC分类号： H03K19/20 ,  G06F17/5068 ,  H03K19/215

    摘要： 一種互斥或電路包括由第二輸入節點控制的通道閘。當該通道閘受此控制時，其係連接以通過在第一輸入節點的邏輯狀態型式至一輸出節點。一傳輸閘由第一輸入節點控制。當該傳輸閘受此控制時，其係連接以通過在第二輸入節點的邏輯狀態型式至該輸出節點。上拉邏輯由第一與第二輸入節點共同控制。當第一與第二輸入節點皆為高，該上拉邏輯係連接以驅使該輸出節點為低。一種反互斥或電路係定義為相似該互斥或電路，僅不同於該上拉邏輯替換為下拉邏輯，當第一與第二輸入節點皆為高，該下拉邏輯係連接以驅使該輸出節點為高。

    简体摘要： 一种互斥或电路包括由第二输入节点控制的信道闸。当该信道闸受此控制时，其系连接以通过在第一输入节点的逻辑状态型式至一输出节点。一传输闸由第一输入节点控制。当该传输闸受此控制时，其系连接以通过在第二输入节点的逻辑状态型式至该输出节点。上拉逻辑由第一与第二输入节点共同控制。当第一与第二输入节点皆为高，该上拉逻辑系连接以驱使该输出节点为低。一种反互斥或电路系定义为相似该互斥或电路，仅不同于该上拉逻辑替换为下拉逻辑，当第一与第二输入节点皆为高，该下拉逻辑系连接以驱使该输出节点为高。

    結合互斥或閘和互斥非或閘的邏輯電路 LOGIC CIRCUIT COMBINING EXCLUSIVE OR GATE AND EXCLUSIVE NOR GATE
    3.
    发明专利
    結合互斥或閘和互斥非或閘的邏輯電路 LOGIC CIRCUIT COMBINING EXCLUSIVE OR GATE AND EXCLUSIVE NOR GATE 审中-公开
    结合互斥或闸和互斥非或闸的逻辑电路 LOGIC CIRCUIT COMBINING EXCLUSIVE OR GATE AND EXCLUSIVE NOR GATE

    公开(公告)号：TW200627799A

    公开(公告)日：2006-08-01

    申请号：TW095101881

    申请日：2006-01-18

    申请人： 三星電子股份有限公司 SAMSUNG ELECTRONICS CO., LTD.

    发明人： 蔡官燁 CHAE, KWAN-YEOB

    IPC分类号： H03K

    CPC分类号： H03K19/215

    摘要： 本發明提供一種結合互斥或閘和互斥非或閘的邏輯電路。此邏輯電路包括：一NMOS電晶體，一PMOS電晶體以及第一和第二反相器。此NMOS電晶體之源極連接至第一輸入信號，汲極連接至第一輸出信號，且閘極連接至第二輸入信號。此PMOS電晶體之源極連接至第一輸入信號，汲極連接至第二輸出信號，且閘極連接至第二輸入信號。第一反相器接收第一輸出信號且輸出第二輸出信號。第二反相器接收第二輸出信號且輸出第一輸出信號。

    简体摘要： 本发明提供一种结合互斥或闸和互斥非或闸的逻辑电路。此逻辑电路包括：一NMOS晶体管，一PMOS晶体管以及第一和第二反相器。此NMOS晶体管之源极连接至第一输入信号，汲极连接至第一输出信号，且闸极连接至第二输入信号。此PMOS晶体管之源极连接至第一输入信号，汲极连接至第二输出信号，且闸极连接至第二输入信号。第一反相器接收第一输出信号且输出第二输出信号。第二反相器接收第二输出信号且输出第一输出信号。

    XOR邏輯電路
    4.
    发明专利
    XOR邏輯電路 审中-公开
    XOR逻辑电路

    公开(公告)号：TW201727522A

    公开(公告)日：2017-08-01

    申请号：TW106113844

    申请日：2010-04-30

    申请人： 泰拉創新股份有限公司 ,  TELA INNOVATIONS, INC.

    发明人： 貝克史考特T ,  BECKER,SCOTT T.

    IPC分类号： G06F17/50 ,  H01L27/04 ,  H01L21/82 ,  H03K19/21

    CPC分类号： H03K19/20 ,  G06F17/5068 ,  H03K19/215

    摘要： 一種互斥或電路包括由第二輸入節點控制的通道閘。當該通道閘受此控制時，其係連接以通過在第一輸入節點的邏輯狀態型式至一輸出節點。一傳輸閘由第一輸入節點控制。當該傳輸閘受此控制時，其係連接以通過在第二輸入節點的邏輯狀態型式至該輸出節點。上拉邏輯由第一與第二輸入節點共同控制。當第一與第二輸入節點皆為高，該上拉邏輯係連接以驅使該輸出節點為低。一種反互斥或電路係定義為相似該互斥或電路，僅不同於該上拉邏輯替換為下拉邏輯，當第一與第二輸入節點皆為高，該下拉邏輯係連接以驅使該輸出節點為高。

    简体摘要： 一种互斥或电路包括由第二输入节点控制的信道闸。当该信道闸受此控制时，其系连接以通过在第一输入节点的逻辑状态型式至一输出节点。一传输闸由第一输入节点控制。当该传输闸受此控制时，其系连接以通过在第二输入节点的逻辑状态型式至该输出节点。上拉逻辑由第一与第二输入节点共同控制。当第一与第二输入节点皆为高，该上拉逻辑系连接以驱使该输出节点为低。一种反互斥或电路系定义为相似该互斥或电路，仅不同于该上拉逻辑替换为下拉逻辑，当第一与第二输入节点皆为高，该下拉逻辑系连接以驱使该输出节点为高。

    整流轉移閘電路
    6.
    发明专利
    整流轉移閘電路 失效
    整流转移门电路

    公开(公告)号：TW240353B

    公开(公告)日：1995-02-11

    申请号：TW082111102

    申请日：1993-12-28

    申请人： 三星電子股份有限公司

    发明人： 中綦隆

    IPC分类号： G06F ,  H01L ,  H03K

    CPC分类号： G06F7/501 ,  G06F2207/3876 ,  H01L27/0727 ,  H03K19/09441 ,  H03K19/215

    摘要： 一種整流轉移閘電路，包含第一及第二場效電晶體及一個二極體。第一場效電晶體之源極耦接到一個第一輸入節點，而其閘極耦接到第二輸入節點。另一方面，第二場效電晶體之源極耦接到第二輸入節點，而其閘極則耦接到第一輸入節點。由於二極體是在第一及第二場效電晶體之共同渠極及一輸出節點之間耦接，因此在使用上述之整流轉移閘電路的應用電路中，操作速度可以增加。

    简体摘要： 一种整流转移门电路，包含第一及第二场效应管及一个二极管。第一场效应管之源极耦接到一个第一输入节点，而其闸极耦接到第二输入节点。另一方面，第二场效应管之源极耦接到第二输入节点，而其闸极则耦接到第一输入节点。由于二极管是在第一及第二场效应管之共同渠极及一输出节点之间耦接，因此在使用上述之整流转移门电路的应用电路中，操作速度可以增加。

    XOR邏輯電路
    8.
    发明专利
    XOR邏輯電路 审中-公开
    XOR逻辑电路

    公开(公告)号：TW201546639A

    公开(公告)日：2015-12-16

    申请号：TW104128752

    申请日：2010-04-30

    申请人： 泰拉創新股份有限公司 ,  TELA INNOVATIONS, INC.

    发明人： 貝克史考特T ,  BECKER,SCOTT T.

    IPC分类号： G06F17/50 ,  H01L27/04 ,  H01L21/82 ,  H03K19/21

    CPC分类号： H03K19/20 ,  G06F17/5068 ,  H03K19/215

    摘要： 一種互斥或電路包括由第二輸入節點控制的通道閘。當該通道閘受此控制時，其係連接以通過在第一輸入節點的邏輯狀態型式至一輸出節點。一傳輸閘由第一輸入節點控制。當該傳輸閘受此控制時，其係連接以通過在第二輸入節點的邏輯狀態型式至該輸出節點。上拉邏輯由第一與第二輸入節點共同控制。當第一與第二輸入節點皆為高，該上拉邏輯係連接以驅使該輸出節點為低。一種反互斥或電路係定義為相似該互斥或電路，僅不同於該上拉邏輯替換為下拉邏輯，當第一與第二輸入節點皆為高，該下拉邏輯係連接以驅使該輸出節點為高。

    简体摘要： 一种互斥或电路包括由第二输入节点控制的信道闸。当该信道闸受此控制时，其系连接以通过在第一输入节点的逻辑状态型式至一输出节点。一传输闸由第一输入节点控制。当该传输闸受此控制时，其系连接以通过在第二输入节点的逻辑状态型式至该输出节点。上拉逻辑由第一与第二输入节点共同控制。当第一与第二输入节点皆为高，该上拉逻辑系连接以驱使该输出节点为低。一种反互斥或电路系定义为相似该互斥或电路，仅不同于该上拉逻辑替换为下拉逻辑，当第一与第二输入节点皆为高，该下拉逻辑系连接以驱使该输出节点为高。

    半導體積體電路
    9.
    发明专利
    半導體積體電路 审中-公开
    半导体集成电路

    公开(公告)号：TW201308337A

    公开(公告)日：2013-02-16

    申请号：TW101117377

    申请日：2012-05-16

    申请人： 半導體能源研究所股份有限公司 ,  SEMICONDUCTOR ENERGY LABORATORY CO., LTD.

    发明人： 八窪裕人 ,  YAKUBO, YUTO ,  長塚修平 ,  NAGATSUKA, SHUHEI

    IPC分类号： G11C14/00 ,  H01L21/8239

    CPC分类号： G11C19/28 ,  H01L27/0688 ,  H01L27/11807 ,  H01L27/1203 ,  H01L27/1225 ,  H01L2924/0002 ,  H03K19/0948 ,  H03K19/0963 ,  H03K19/215 ,  H01L2924/00

    摘要： 提出一種新穎的邏輯電路，其即便在停止電源供應時仍保留資料。又，提出一種具有低功率耗損的新式邏輯電路。在邏輯電路中，一比較兩輸出節點的比較器、一電荷保留部、及一輸出節點電位決定部係彼此電性連接。因此，邏輯電路即便在停止電源供應時仍可保留資料。此外，可減少包括在邏輯電路中的電晶體之總數量。再者，堆疊包括氧化物半導體的電晶體和包括矽的電晶體，藉此可減少邏輯電路的面積。

    简体摘要： 提出一种新颖的逻辑电路，其即便在停止电源供应时仍保留数据。又，提出一种具有低功率耗损的新式逻辑电路。在逻辑电路中，一比较两输出节点的比较器、一电荷保留部、及一输出节点电位决定部系彼此电性连接。因此，逻辑电路即便在停止电源供应时仍可保留数据。此外，可减少包括在逻辑电路中的晶体管之总数量。再者，堆栈包括氧化物半导体的晶体管和包括硅的晶体管，借此可减少逻辑电路的面积。

    ＸＯＲ與ＸＮＯＲ邏輯電路及布局 CIRCUITRY AND LAYOUTS FOR XOR AND XNOR LOGIC
    10.
    发明专利
    ＸＯＲ與ＸＮＯＲ邏輯電路及布局 CIRCUITRY AND LAYOUTS FOR XOR AND XNOR LOGIC 审中-公开
    ＸＯＲ与ＸＮＯＲ逻辑电路及布局 CIRCUITRY AND LAYOUTS FOR XOR AND XNOR LOGIC

    公开(公告)号：TW201104480A

    公开(公告)日：2011-02-01

    申请号：TW099113899

    申请日：2010-04-30

    申请人： 泰拉創新股份有限公司

    发明人： 貝克 史考特T

    IPC分类号： G06F ,  H01L

    CPC分类号： H03K19/20 ,  G06F17/5068 ,  H03K19/215

    摘要： 一種互斥或電路包括由第二輸入節點控制的通道閘。當該通道閘受此控制時，其係連接以通過在第一輸入節點的邏輯狀態型式至一輸出節點。一傳輸閘由第一輸入節點控制。當該傳輸閘受此控制時，其係連接以通過在第二輸入節點的邏輯狀態型式至該輸出節點。上拉邏輯由第一與第二輸入節點共同控制。當第一與第二輸入節點皆為高，該上拉邏輯係連接以驅使該輸出節點為低。一種反互斥或電路係定義為相似該互斥或電路，僅不同於該上拉邏輯替換為下拉邏輯，當第一與第二輸入節點皆為高，該下拉邏輯係連接以驅使該輸出節點為高。

    简体摘要： 一种互斥或电路包括由第二输入节点控制的信道闸。当该信道闸受此控制时，其系连接以通过在第一输入节点的逻辑状态型式至一输出节点。一传输闸由第一输入节点控制。当该传输闸受此控制时，其系连接以通过在第二输入节点的逻辑状态型式至该输出节点。上拉逻辑由第一与第二输入节点共同控制。当第一与第二输入节点皆为高，该上拉逻辑系连接以驱使该输出节点为低。一种反互斥或电路系定义为相似该互斥或电路，仅不同于该上拉逻辑替换为下拉逻辑，当第一与第二输入节点皆为高，该下拉逻辑系连接以驱使该输出节点为高。