-
公开(公告)号:TWI668847B
公开(公告)日:2019-08-11
申请号:TW104125572
申请日:2015-08-06
发明人: 林世欽 , LIN, SHIH-CHIN , 洪圭鈞 , HUNG, KUEI-CHUN , 胡 喆人 , HU, JERRY CHE JEN , 陳明瑞 , CHEN, MING-JUI , 許振賢 , HSU, CHEN-HSIEN
IPC分类号: H01L27/118 , H03K19/20 , H03K19/21
-
公开(公告)号:TW201727522A
公开(公告)日:2017-08-01
申请号:TW106113844
申请日:2010-04-30
申请人: 泰拉創新股份有限公司 , TELA INNOVATIONS, INC.
发明人: 貝克史考特T , BECKER,SCOTT T.
CPC分类号: H03K19/20 , G06F17/5068 , H03K19/215
摘要: 一種互斥或電路包括由第二輸入節點控制的通道閘。當該通道閘受此控制時,其係連接以通過在第一輸入節點的邏輯狀態型式至一輸出節點。一傳輸閘由第一輸入節點控制。當該傳輸閘受此控制時,其係連接以通過在第二輸入節點的邏輯狀態型式至該輸出節點。上拉邏輯由第一與第二輸入節點共同控制。當第一與第二輸入節點皆為高,該上拉邏輯係連接以驅使該輸出節點為低。一種反互斥或電路係定義為相似該互斥或電路,僅不同於該上拉邏輯替換為下拉邏輯,當第一與第二輸入節點皆為高,該下拉邏輯係連接以驅使該輸出節點為高。
简体摘要: 一种互斥或电路包括由第二输入节点控制的信道闸。当该信道闸受此控制时,其系连接以通过在第一输入节点的逻辑状态型式至一输出节点。一传输闸由第一输入节点控制。当该传输闸受此控制时,其系连接以通过在第二输入节点的逻辑状态型式至该输出节点。上拉逻辑由第一与第二输入节点共同控制。当第一与第二输入节点皆为高,该上拉逻辑系连接以驱使该输出节点为低。一种反互斥或电路系定义为相似该互斥或电路,仅不同于该上拉逻辑替换为下拉逻辑,当第一与第二输入节点皆为高,该下拉逻辑系连接以驱使该输出节点为高。
-
公开(公告)号:TW201918805A
公开(公告)日:2019-05-16
申请号:TW107125017
申请日:2018-07-19
发明人: 章晉祥 , CHANG, CHING-HSIANG , 張原熏 , CHANG, YUAN-HSUN , 呂岳全 , LU, YUEH-CHUAN , 王懷德 , WANG, HUAI-TE
摘要: 本發明針對包含有四訊號或六訊號的實體媒介附加子層的實體層電路,提供了接墊佈置方式、終端電路、解序列架構以及時脈與資料回復電路。
简体摘要: 本发明针对包含有四信号或六信号的实体媒介附加子层的实体层电路,提供了接垫布置方式、终端电路、解串行架构以及时脉与数据回复电路。
-
公开(公告)号:TWI606694B
公开(公告)日:2017-11-21
申请号:TW101149491
申请日:2012-12-24
申请人: 國立大學法人東北大學 , TOHOKU UNIVERSITY
发明人: 遠藤哲郎 , ENDOH, TETSUO , 大澤隆 , OHSAWA, TAKASHI , 小池洋紀 , KOIKE, HIROKI , 羽生貴弘 , HANYU, TAKAHIRO , 大野英男 , OHNO, HIDEO
IPC分类号: H03K19/20 , H03K19/21 , G11C11/41 , G11C11/413 , G11C11/417
CPC分类号: G11C13/0038 , G11C11/161 , G11C11/1659 , G11C11/1673 , G11C11/1675 , G11C11/1693 , G11C13/0004 , G11C13/0007 , G11C13/0069 , G11C14/00 , G11C14/0081 , G11C15/046 , G11C19/02 , G11C29/50012 , H03K3/356139 , H03K3/59 , H03K19/18
-
公开(公告)号:TW201621730A
公开(公告)日:2016-06-16
申请号:TW105109797
申请日:2010-04-30
申请人: 泰拉創新股份有限公司 , TELA INNOVATIONS, INC.
发明人: 貝克史考特T , BECKER,SCOTT T.
CPC分类号: H03K19/20 , G06F17/5068 , H03K19/215
摘要: 一種互斥或電路包括由第二輸入節點控制的通道閘。當該通道閘受此控制時,其係連接以通過在第一輸入節點的邏輯狀態型式至一輸出節點。一傳輸閘由第一輸入節點控制。當該傳輸閘受此控制時,其係連接以通過在第二輸入節點的邏輯狀態型式至該輸出節點。上拉邏輯由第一與第二輸入節點共同控制。當第一與第二輸入節點皆為高,該上拉邏輯係連接以驅使該輸出節點為低。一種反互斥或電路係定義為相似該互斥或電路,僅不同於該上拉邏輯替換為下拉邏輯,當第一與第二輸入節點皆為高,該下拉邏輯係連接以驅使該輸出節點為高。
简体摘要: 一种互斥或电路包括由第二输入节点控制的信道闸。当该信道闸受此控制时,其系连接以通过在第一输入节点的逻辑状态型式至一输出节点。一传输闸由第一输入节点控制。当该传输闸受此控制时,其系连接以通过在第二输入节点的逻辑状态型式至该输出节点。上拉逻辑由第一与第二输入节点共同控制。当第一与第二输入节点皆为高,该上拉逻辑系连接以驱使该输出节点为低。一种反互斥或电路系定义为相似该互斥或电路,仅不同于该上拉逻辑替换为下拉逻辑,当第一与第二输入节点皆为高,该下拉逻辑系连接以驱使该输出节点为高。
-
公开(公告)号:TWI420817B
公开(公告)日:2013-12-21
申请号:TW100117818
申请日:2011-05-20
发明人: 許明華 , SHEU, MINGHWA , 王鵬翔 , WANG, PENGSIANG , 林進發 , LIN, JINFA
IPC分类号: H03K19/21 , H03K19/0944
-
公开(公告)号:TWI665869B
公开(公告)日:2019-07-11
申请号:TW107125279
申请日:2018-07-23
发明人: 梁志瑋 , LIANG, CHIH-WEI
IPC分类号: H03K17/042 , H03K19/21
-
8.提供一通訊電子裝置之一延遲數値之方法,延遲產生器,具有該延遲產生器之積體電路,及包含該積體電路之通訊電子系統 有权
简体标题: 提供一通信电子设备之一延迟数値之方法,延迟产生器,具有该延迟产生器之集成电路,及包含该集成电路之通信电子系统公开(公告)号:TWI571059B
公开(公告)日:2017-02-11
申请号:TW104116838
申请日:2015-05-26
发明人: 波凡瑞內克 裘瑞杰 , POVAZANEC, JURAJ , 蘇庫瑪瑞 畢裘 , SUKUMARAN, BIJU , 泰柏 馬利歐 , TRAEBER, MARIO
CPC分类号: H04L7/0041 , H04L7/0087 , H04L7/0331
-
公开(公告)号:TW201705688A
公开(公告)日:2017-02-01
申请号:TW105106922
申请日:2016-03-07
发明人: 凡 伊登 賈可巴斯 艾爾伯特斯 , VAN EEDEN, JACOBUS ALBERTUS , 雲永斯谷爾 永 , YUENYONGSGOOL, YONG , 克堤斯 凱斯 , CURTIS, KEITH
CPC分类号: H03K5/24 , H02M3/158 , H03K5/2481 , H03K7/08 , H03K19/21
摘要: 一種三輸入電壓比較器提供一切換模式電力供應器中之一脈衝寬度調變(PWM)輸出之終止。當來自切換電晶體之一感測電流超過限制電流參考及誤差電流參考中之任一者或兩者時,PWM信號之關閉發生。該三輸入電壓比較器替換通常所使用之兩輸入電壓比較器,且亦排除必須將一電壓箝位電路提供於該切換模式電力供應器中之電壓誤差放大器之輸出上之必要。該三輸入電壓比較器亦可包括可選擇極性控制以用於將其更多功能整合至一切換模式電力供應器設計中。
简体摘要: 一种三输入电压比较器提供一切换模式电力供应器中之一脉冲宽度调制(PWM)输出之终止。当来自切换晶体管之一传感电流超过限制电流参考及误差电流参考中之任一者或两者时,PWM信号之关闭发生。该三输入电压比较器替换通常所使用之两输入电压比较器,且亦排除必须将一电压箝位电路提供于该切换模式电力供应器中之电压误差放大器之输出上之必要。该三输入电压比较器亦可包括可选择极性控制以用于将其更多功能集成至一切换模式电力供应器设计中。
-
公开(公告)号:TWI539313B
公开(公告)日:2016-06-21
申请号:TW104128752
申请日:2010-04-30
申请人: 泰拉創新股份有限公司 , TELA INNOVATIONS, INC.
发明人: 貝克史考特T , BECKER,SCOTT T.
CPC分类号: H03K19/20 , G06F17/5068 , H03K19/215
-
-
-
-
-
-
-
-
-