公开(公告)号：US09484219B2

公开(公告)日：2016-11-01

申请号：US14826845

申请日：2015-08-14

申请人： Young-Geun Park ,  Wook-Yeol Yi ,  Sang-Yeol Kang ,  Dong-Chan Kim ,  Chang-Mu An ,  Bong-Hyun Kim ,  Han-Jin Lim

发明人： Young-Geun Park ,  Wook-Yeol Yi ,  Sang-Yeol Kang ,  Dong-Chan Kim ,  Chang-Mu An ,  Bong-Hyun Kim ,  Han-Jin Lim

IPC分类号： H01L21/8242 ,  H01L21/311 ,  H01L27/108

CPC分类号： H01L21/31144 ,  H01L21/31111 ,  H01L21/31116 ,  H01L27/10852 ,  H01L27/10855

摘要： A method of fabricating semiconductor devices may include forming a mold structure on a lower layer, the mold structure including an etch stop layer doped at a first impurity concentration, a lower mold layer doped at a second impurity concentration, and an undoped upper mold layer. The method may include forming a trench exposing the lower layer in the mold structure using dry etching, extending a width of the trench in the etch stop layer using wet etching, and forming a first conductive pattern in the extended width trench, wherein an etch rate of the etch stop layer with respect to the dry etching may be smaller than an etch rate of the lower mold layer with respect to the dry etching, and an etch rate of the etch stop layer with respect to the wet etching may be proportional to the first impurity concentration.

摘要翻译： 制造半导体器件的方法可以包括在下层上形成模具结构，所述模具结构包括以第一杂质浓度掺杂的蚀刻停止层，以第二杂质浓度掺杂的下模层和未掺杂的上模层。 该方法可以包括使用干蚀刻形成在模具结构中暴露下层的沟槽，使用湿蚀刻在蚀刻停止层中延伸沟槽的宽度，以及在扩展宽度沟槽中形成第一导电图案，其中蚀刻速率 相对于干蚀刻的蚀刻停止层的蚀刻速度可以小于相对于干蚀刻的下模层的蚀刻速率，并且蚀刻停止层相对于湿蚀刻的蚀刻速率可以与 第一杂质浓度。

公开(公告)号：US20160064386A1

公开(公告)日：2016-03-03

申请号：US14826845

申请日：2015-08-14

申请人： Young-Geun PARK ,  Wook-Yeol YI ,  Sang-Yeol KANG ,  Dong-Chan KIM ,  Chang-Mu AN ,  Bong-Hyun KIM ,  Han-Jin LIM

发明人： Young-Geun PARK ,  Wook-Yeol YI ,  Sang-Yeol KANG ,  Dong-Chan KIM ,  Chang-Mu AN ,  Bong-Hyun KIM ,  Han-Jin LIM

IPC分类号： H01L27/108 ,  H01L21/311

CPC分类号： H01L21/31144 ,  H01L21/31111 ,  H01L21/31116 ,  H01L27/10852 ,  H01L27/10855

摘要： A method of fabricating semiconductor devices may include forming a mold structure on a lower layer, the mold structure including an etch stop layer doped at a first impurity concentration, a lower mold layer doped at a second impurity concentration, and an undoped upper mold layer. The method may include forming a trench exposing the lower layer in the mold structure using dry etching, extending a width of the trench in the etch stop layer using wet etching, and forming a first conductive pattern in the extended width trench, wherein an etch rate of the etch stop layer with respect to the dry etching may be smaller than an etch rate of the lower mold layer with respect to the dry etching, and an etch rate of the etch stop layer with respect to the wet etching may be proportional to the first impurity concentration.

摘要翻译： 制造半导体器件的方法可以包括在下层上形成模具结构，所述模具结构包括以第一杂质浓度掺杂的蚀刻停止层，以第二杂质浓度掺杂的下模层和未掺杂的上模层。 该方法可以包括使用干蚀刻形成在模具结构中暴露下层的沟槽，使用湿蚀刻在蚀刻停止层中延伸沟槽的宽度，以及在扩展宽度沟槽中形成第一导电图案，其中蚀刻速率 相对于干蚀刻的蚀刻停止层的蚀刻速度可以小于相对于干蚀刻的下模层的蚀刻速率，并且蚀刻停止层相对于湿蚀刻的蚀刻速率可以与 第一杂质浓度。