公开(公告)号：US4310879A

公开(公告)日：1982-01-12

申请号：US18476

申请日：1979-03-08

申请人： Arun K. Pandeya

发明人： Arun K. Pandeya

IPC分类号： G06F7/50 ,  G06F7/52 ,  G06F7/57 ,  G06F15/80 ,  G06F7/42 ,  G06F7/44 ,  G06F9/28 ,  G06F13/00

CPC分类号： G06F7/5324 ,  G06F15/8007 ,  G06F7/483 ,  G06F7/485 ,  G06F7/4876 ,  G06F7/509 ,  G06F2207/3896 ,  G06F7/4991 ,  G06F7/49921 ,  G06F7/49936 ,  G06F7/49942

摘要： An array processor which is an integral part of a central processing unit (CPU) has a local memory which is part of main memory address space. Furthermore, the array procesor has its own port into the local memory, leaving a system bus free while the array processor is working. The array processor is controlled so that data can be transferred between the main memory and the local memory either before, during, or after operation of data manipulation hardware which is part of the array processor. This data manipulation hardware utilizes a fast multiplier, and fast add, subtract, & compare circuitry. The array processor is controlled by a 76 bit microcode extension to one sector of a number of sectors of a control store in the CPU. The microcode extension can be overriden by interrupt and other control signals generated by the CPU.

摘要翻译： 作为中央处理单元（CPU）的组成部分的阵列处理器具有作为主存储器地址空间的一部分的本地存储器。 此外，阵列处理器有自己的端口到本地存储器中，在阵列处理器正在工作时，使系统总线空闲。 控制阵列处理器，以便数据可以在作为阵列处理器的一部分的数据操作硬件的操作之前，期间或之后在主存储器和本地存储器之间传送。 该数据处理硬件使用快速乘法器，并且快速加，减和比较电路。 阵列处理器由CPU中控制存储器的多个扇区的一个扇区的76位微代码扩展控制。 微代码扩展可以通过CPU产生的中断和其他控制信号来覆盖。

公开(公告)号：US4071890A

公开(公告)日：1978-01-31

申请号：US745910

申请日：1976-11-29

申请人： Arun K. Pandeya

发明人： Arun K. Pandeya

IPC分类号： G06F9/28 ,  G06F9/22 ,  G06F9/38 ,  G06F9/46 ,  G06F15/16 ,  G06F15/80 ,  G06F9/18 ,  G06F9/16

CPC分类号： G06F15/8015

摘要： At least one parallel processor (PP or P-P) is connected between a central processing unit (CPU) interface and main memory for processing certain data simultaneously and synchronously with operation of the CPU. Integrated circuit apparatus for implementing the functions performed by the PP includes an arithmetic and logic unit (ALU), a set of registers, microprogrammable circuitry (RAM's, ROM's, PROM's) and other integrated circuitry. The PP includes decode and control apparatus, which decodes microinstructions stored in an extension to the control store of the CPU, the extension forming part of the CPU/P-P interface, and thereafter employs the decoded microinstructions to control operation of the P-P.

摘要翻译： 至少一个并行处理器（PP或P-P）连接在中央处理单元（CPU）接口和主存储器之间，用于同时处理某些数据并与CPU的运行同步。 用于实现PP执行的功能的集成电路装置包括算术和逻辑单元（ALU），一组寄存器，可编程序电路（RAM，ROM，PROM）和其他集成电路。 PP包括解码和控制装置，其解码存储在CPU的控制存储器的扩展中的微指令，扩展构成CPU / P-P接口的一部分，然后使用解码的微指令来控制P-P的操作。