公开(公告)号：US6057193A

公开(公告)日：2000-05-02

申请号：US61515

申请日：1998-04-16

申请人： John Jianshi Wang ,  Hao Fang ,  Masaaki Higashitani

发明人： John Jianshi Wang ,  Hao Fang ,  Masaaki Higashitani

IPC分类号： H01L21/28 ,  H01L21/768 ,  H01L21/82 ,  H01L21/8247 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792 ,  H01L21/336

CPC分类号： H01L27/11521 ,  H01L21/768 ,  H01L27/115 ,  H01L27/11524

摘要： A method (200) of forming a NAND type flash memory device includes the steps of forming an oxide layer (202) over a substrate (102) and forming a first conductive layer (106) over the oxide layer. The first conductive layer (106) is etched to form a gate structure (107) in a select gate transistor region (105) and a floating gate structure (106a, 106b) in a memory cell region (111). A first insulating layer (110) is then formed over the memory cell region (111) and a second conductive layer (112, 118) is formed over the first insulating layer (110). A word line (122) is patterned in the memory cell region (111) to form a control gate region and source and drain regions (130, 132) are formed in the substrate (102) in a region adjacent the word line (122) and in a region adjacent the gate structure (107). A second insulating layer (140) is formed over both the select gate transistor region (105) and the memory cell region (111) and first and second contact openings are formed in the second insulating layer (140) down to the gate structure (107) and the control gate region, wherein a depth (X) through the second insulating layer (140) down to the gate structure (107) and down to the control gate region are approximately the same, thereby eliminating a substantial overetch of the gate structure contact opening.

摘要翻译： 形成NAND型快闪存储器件的方法（200）包括以下步骤：在衬底（102）上形成氧化物层（202），并在氧化物层上形成第一导电层（106）。 蚀刻第一导电层（106）以在存储单元区域（111）中的选择栅极晶体管区域（105）和浮动栅极结构（106a，106b）中形成栅极结构（107）。 然后在存储单元区域（111）之上形成第一绝缘层（110），并且在第一绝缘层（110）之上形成第二导电层（112,118）。 在存储单元区域（111）中构图字线（122）以形成控制栅极区域，并且在邻近字线（122）的区域中的衬底（102）中形成源极和漏极区域（130,132） 并且在与栅极结构（107）相邻的区域中。 在选择栅极晶体管区域（105）和存储单元区域（111）上形成第二绝缘层（140），并且在第二绝缘层（140）中形成第一和第二接触开口至栅极结构（107） ）和控制栅极区域，其中通过第二绝缘层（140）到达栅极结构（107）并且向下到控制栅极区域的深度（X）大致相同，从而消除了栅极结构的实质上的过蚀刻 接触开口

公开(公告)号：US5991202A

公开(公告)日：1999-11-23

申请号：US161423

申请日：1998-09-24

申请人： Narbeh Derhacobian ,  Hao Fang

发明人： Narbeh Derhacobian ,  Hao Fang

IPC分类号： G11C16/04 ,  G11C16/10 ,  G11C11/34

CPC分类号： G11C16/3427 ,  G11C16/0483 ,  G11C16/10

摘要： A NAND flash memory system is programmed with minimal program disturb and pass disturb during self-boosting without resorting to impurity implantation for bit line isolation, to p-well biasing or to bit line biasing techniques. A program voltage is applied to a selected word line in the form of a plurality of short pulses while synchronously applying a pulsed pass voltage to the unselected word lines until the selected cell is programmed. The duration of the pulses and the time between pulses are chosen to minimize the program disturb of unselected cells, especially unselected cells on the selected word line, without causing pass disturb of any cell in the array.

摘要翻译： NAND闪存系统被编程为在自增强期间具有最少的编程干扰和通过干扰，而不需要利用用于位线隔离的杂质注入，p阱偏置或位线偏置技术。 将编程电压以多个短脉冲的形式施加到所选择的字线，同时将脉冲通过电压同时施加到未选择的字线，直到所选择的单元被编程。 选择脉冲的持续时间和脉冲之间的时间以最小化未选择的单元，特别是所选字线上的未选择的单元的编程干扰，而不会引起阵列中的任何单元的通过干扰。