公开(公告)号：US20110264980A1

公开(公告)日：2011-10-27

申请号：US12767757

申请日：2010-04-26

申请人： Zongwang Li ,  Kiran Gunnam ,  Shaohua Yang ,  Johnson Yen

发明人： Zongwang Li ,  Kiran Gunnam ,  Shaohua Yang ,  Johnson Yen

IPC分类号： H03M13/05 ,  G06F11/10

CPC分类号： G11B20/1833 ,  G11B2020/185 ,  G11B2220/2516 ,  H03M13/1122 ,  H03M13/3707 ,  H03M13/616 ,  H03M13/658 ,  H03M13/6583

摘要： Various embodiments of the present invention provide systems and methods for decoding data. As an example, a data processing circuit is disclosed that includes a multi-tier decoding circuit having a first tier decoding circuit operable to decode portions of an encoded data set exhibiting low row weight, and a second tier decoding circuit operable to decode portions of an encoded data set exhibiting high row weight.

摘要翻译： 本发明的各种实施例提供了用于解码数据的系统和方法。 作为示例，公开了一种数据处理电路，其包括具有第一层解码电路的多层解码电路，该第一层解码电路可操作以解码呈现低行权重的编码数据集的部分;以及第二层解码电路，其可操作以解码部分 具有较高行重量的编码数据集。

公开(公告)号：US08819515B2

公开(公告)日：2014-08-26

申请号：US13340951

申请日：2011-12-30

申请人： Lei Chen ,  Zongwang Li ,  Johnson Yen ,  Shaohua Yang

发明人： Lei Chen ,  Zongwang Li ,  Johnson Yen ,  Shaohua Yang

IPC分类号： H03M13/00

CPC分类号： H03M13/114 ,  H03M13/1125 ,  H03M13/116 ,  H03M13/1171 ,  H03M13/27 ,  H03M13/2957 ,  H03M13/41 ,  H03M13/6331 ,  H03M13/6583

摘要： Various embodiments of the present invention are related to methods and apparatuses for decoding data, and more particularly to methods and apparatuses for decoding data in a mixed domain FFT-based non-binary LDPC decoder. For example, in one embodiment an apparatus includes a message processing circuit operable to process variable node messages and check node messages in a log domain, and a check node calculation circuit in the low density parity check decoder operable to perform a Fast Fourier Transform-based check node calculation in a real domain. The message processing circuit and the check node calculation circuit perform iterative layer decoding.

摘要翻译： 本发明的各种实施例涉及用于解码数据的方法和装置，更具体地涉及用于在混合域FFT的非二进制LDPC解码器中解码数据的方法和装置。 例如，在一个实施例中，一种装置包括消息处理电路，其可操作以处理可变节点消息并检查对数域中的节点消息，以及可操作以执行基于快速傅里叶变换的低密度奇偶校验解码器中的校验节点计算电路 在真实域中检查节点计算。 消息处理电路和校验节点计算电路进行迭代层解码。

公开(公告)号：US08775898B2

公开(公告)日：2014-07-08

申请号：US13474664

申请日：2012-05-17

申请人： Zongwang Li ,  Shaohua Yang

发明人： Zongwang Li ,  Shaohua Yang

IPC分类号： H03M13/00 ,  G06F11/00 ,  H03M13/11 ,  H03M13/25

CPC分类号： H03M13/116 ,  H03M13/1137 ,  H03M13/1171 ,  H03M13/118 ,  H03M13/255 ,  H03M13/611 ,  H03M13/616 ,  H03M13/6508 ,  H03M13/6561

摘要： The present inventions are related to systems and methods for data processing, and more particularly to systems and methods for data encoding.

摘要翻译： 本发明涉及用于数据处理的系统和方法，更具体地涉及用于数据编码的系统和方法。

公开(公告)号：US20130275827A1

公开(公告)日：2013-10-17

申请号：US13445834

申请日：2012-04-12

申请人： Chung-Li Wang ,  Lei Chen ,  Shaohua Yang ,  Zongwang Li ,  Herjen Wang ,  Ngok Ying Chu ,  Johnson Yen

发明人： Chung-Li Wang ,  Lei Chen ,  Shaohua Yang ,  Zongwang Li ,  Herjen Wang ,  Ngok Ying Chu ,  Johnson Yen

IPC分类号： H03M13/05 ,  G06F11/10

CPC分类号： H03M13/1117 ,  G06F11/1076 ,  G11B20/1833 ,  G11B2020/185 ,  G11B2220/415 ,  H03M13/1171 ,  H03M13/658 ,  H03M13/6591 ,  H04L1/005 ,  H04L1/0057

摘要： Various embodiments of the present invention provide systems and methods for decoding codewords in a multi-section non-binary LDPC decoder. For example, an LDPC decoder is disclosed that includes a variable node processor operable to perform variable node updates based at least in part on check node to variable node messages and to generate variable node to check node messages, and a check node processor operable to process the variable node to check node messages in groups across each of a plurality of sections of an H matrix and to generate the check node to variable node messages.

摘要翻译： 本发明的各种实施例提供了用于解码多段非二进制LDPC解码器中码字的系统和方法。 例如，公开了一种LDPC解码器，其包括可变节点处理器，其可操作以至少部分地基于对可变节点消息的校验节点执行变量节点更新，并且生成可变节点以检查节点消息;以及校验节点处理器，其可操作以处理 所述变量节点在H矩阵的多个部分中的每一个上检查组中的节点消息，并将所述校验节点生成到可变节点消息。

公开(公告)号：US08560930B2

公开(公告)日：2013-10-15

申请号：US13316858

申请日：2011-12-12

申请人： Zongwang Li ,  Chung-Li Wang ,  Lei Chen ,  Shaohua Yang

发明人： Zongwang Li ,  Chung-Li Wang ,  Lei Chen ,  Shaohua Yang

IPC分类号： H03M13/03

CPC分类号： H03M13/036 ,  H03M13/1142 ,  H03M13/116

摘要： Various embodiments of the present invention provide systems and methods for generating a code format. One method discussed includes: Various embodiments of the present invention provide methods for generating a code format. Such methods include: receiving an indication of a low weight codeword having a trapping set; selecting an initial value for a base matrix; testing the low weight codeword after modification by the initial value to determine an updated weight of the low weight codeword; and testing the low weight codeword after modification by the initial value to determine whether the trapping set remains.

摘要翻译： 本发明的各种实施例提供了用于生成代码格式的系统和方法。 所讨论的一种方法包括：本发明的各种实施例提供了用于生成代码格式的方法。 这样的方法包括：接收具有陷阱集的低权重码字的指示; 选择基本矩阵的初始值; 通过初始值测试修改后的低权重码字以确定低权重码字的更新权重; 并通过初始值测试修改后的低权重码字，以确定捕获集是否保留。

公开(公告)号：US08250431B2

公开(公告)日：2012-08-21

申请号：US12512235

申请日：2009-07-30

申请人： Shaohua Yang ,  Zongwang Li ,  Weijun Tan ,  Kelly Fitzpatrick

发明人： Shaohua Yang ,  Zongwang Li ,  Weijun Tan ,  Kelly Fitzpatrick

IPC分类号： H03M13/00

CPC分类号： G11B20/1803 ,  G11B20/10222 ,  G11B2020/10722 ,  G11B2020/10759 ,  G11B2020/1287 ,  G11B2020/1289 ,  G11B2020/185 ,  H03M13/1105 ,  H03M13/27 ,  H03M13/2732 ,  H03M13/3905 ,  H03M13/4146 ,  H03M13/458 ,  H03M13/6343

摘要： Various embodiments of the present invention provide systems and methods for data processing. For example, a data processing circuit is disclosed that includes a first data detection circuit that applies a phase dependent data detection algorithm to a data set such that a first output of the first data detection circuit varies depending upon a phase of the data set presented to the first data detection circuit. A first phase of the data set is presented to the first data detection circuit. The circuits further include a decoder circuit that applies a decoding algorithm to the first output to yield a decoded output, and a phase shift circuit that phase shifts the decoded output such that a second phase of the data set is provided as a phase shifted output. A second detection circuit applies a phase dependent data detection algorithm to the phase shifted output such that a second output of the second data detection circuit varies from the first output at least in part due to a different phase of the data set presented to the second data detection circuit.

摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 例如，公开了一种数据处理电路，其包括第一数据检测电路，该第一数据检测电路将相关数据检测算法应用于数据组，使得第一数据检测电路的第一输出根据所呈现的数据集的相位而变化 第一数据检测电路。 将数据集的第一阶段呈现给第一数据检测电路。 这些电路还包括对第一输出应用解码算法以产生解码输出的解码器电路，以及相位移动电路，使得解码输出相移，使得提供数据组的第二相作为相移输出。 第二检测电路将相位相关数据检测算法应用于相移输出，使得第二数据检测电路的第二输出至少部分地由于呈现给第二数据的数据集的相位而从第一输出变化 检测电路。

公开(公告)号：US20110167246A1

公开(公告)日：2011-07-07

申请号：US12651547

申请日：2010-01-04

申请人： Shaohua Yang ,  Weijun Tan ,  Zongwang Li ,  Kiran Gunnam

发明人： Shaohua Yang ,  Weijun Tan ,  Zongwang Li ,  Kiran Gunnam

IPC分类号： G06F9/38

CPC分类号： H03M13/1105 ,  H03M13/2957 ,  H03M13/3961 ,  H03M13/6325 ,  H03M13/658 ,  H04L1/005 ,  H04L1/0057

摘要： Various embodiments of the present invention provide systems and methods for data processing. For example, a data processing system is disclosed that includes a channel detector circuit. The channel detector circuit includes a branch metric calculator circuit that is operable to receive a number of violated checks from a preceding stage, and to scale an intrinsic branch metric using a scalar selected based at least in part on the number of violated checks to yield a scaled intrinsic branch metric.

摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 例如，公开了一种包括信道检测器电路的数据处理系统。 信道检测器电路包括分支度量计算器电路，其可操作以从前一级接收多个违反的检查，并且使用至少部分地基于违反检查的数量选择的标量来缩放固有分支度量，以产生 缩放的内在分支度量。

公开(公告)号：US08683306B2

公开(公告)日：2014-03-25

申请号：US12651547

申请日：2010-01-04

申请人： Shaohua Yang ,  Weijun Tan ,  Zongwang Li ,  Kiran Gunnam

发明人： Shaohua Yang ,  Weijun Tan ,  Zongwang Li ,  Kiran Gunnam

IPC分类号： H03M13/03

CPC分类号： H03M13/1105 ,  H03M13/2957 ,  H03M13/3961 ,  H03M13/6325 ,  H03M13/658 ,  H04L1/005 ,  H04L1/0057

摘要： Various embodiments of the present invention provide systems and methods for data processing. For example, a data processing system is disclosed that includes a channel detector circuit. The channel detector circuit includes a branch metric calculator circuit that is operable to receive a number of violated checks from a preceding stage, and to scale an intrinsic branch metric using a scalar selected based at least in part on the number of violated checks to yield a scaled intrinsic branch metric.

摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 例如，公开了一种包括信道检测器电路的数据处理系统。 信道检测器电路包括分支度量计算器电路，其可操作以从前一级接收多个违反的检查，并且使用至少部分地基于违反检查的数量选择的标量来缩放固有分支度量，以产生 缩放的内在分支度量。

公开(公告)号：US08531320B2

公开(公告)日：2013-09-10

申请号：US13295150

申请日：2011-11-14

申请人： Zongwang Li ,  Chung-Li Yang ,  Shaohua Yang ,  Changyou Xu

发明人： Zongwang Li ,  Chung-Li Yang ,  Shaohua Yang ,  Changyou Xu

IPC分类号： H03M7/00

CPC分类号： H03M7/30 ,  H03M7/6005

摘要： Various embodiments of the present invention provide systems and methods for data processing. For example, a data processing system is disclosed that includes a data decoder circuit. The data decoder circuit is operable to: apply a decoding algorithm to a decoder input on a first decoder iteration to yield a first decoder output; compress an output derived from the first decoder output to yield a compressed decoder output; de-compress the compressed decoder output to yield a second decoder output; and apply the decoding algorithm to the second decoder output to yield a third decoder output.

摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 例如，公开了一种包括数据解码器电路的数据处理系统。 数据解码器电路可操作以：在第一解码器迭代中将解码算法应用于解码器输入以产生第一解码器输出; 压缩从第一解码器输出得到的输出以产生压缩的解码器输出; 解压缩压缩解码器输出以产生第二解码器输出; 并将解码算法应用于第二解码器输出以产生第三解码器输出。

公开(公告)号：US20130120167A1

公开(公告)日：2013-05-16

申请号：US13295150

申请日：2011-11-14

申请人： Zongwang Li ,  Chung-Li Yang ,  Shaohua Yang ,  Changyou Xu

发明人： Zongwang Li ,  Chung-Li Yang ,  Shaohua Yang ,  Changyou Xu

IPC分类号： H03M7/30

CPC分类号： H03M7/30 ,  H03M7/6005

摘要： Various embodiments of the present invention provide systems and methods for data processing. For example, a data processing system is disclosed that includes a data decoder circuit. The data decoder circuit is operable to: apply a decoding algorithm to a decoder input on a first decoder iteration to yield a first decoder output; compress an output derived from the first decoder output to yield a compressed decoder output; de-compress the compressed decoder output to yield a second decoder output; and apply the decoding algorithm to the second decoder output to yield a third decoder output.

摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 例如，公开了一种包括数据解码器电路的数据处理系统。 数据解码器电路可操作以：在第一解码器迭代中将解码算法应用于解码器输入以产生第一解码器输出; 压缩从第一解码器输出得到的输出以产生压缩的解码器输出; 解压缩压缩解码器输出以产生第二解码器输出; 并将解码算法应用于第二解码器输出以产生第三解码器输出。