公开(公告)号：US20060143485A1

公开(公告)日：2006-06-29

申请号：US11024538

申请日：2004-12-28

申请人： Alon Naveh ,  Efraim Rotem ,  Ariel Berkovits ,  Avi Mendelson

发明人： Alon Naveh ,  Efraim Rotem ,  Ariel Berkovits ,  Avi Mendelson

IPC分类号： G06F17/27

CPC分类号： G06F1/3203 ,  G06F1/3296 ,  Y02D10/172

摘要： System, apparatus, method and article to manage power for a mobile device are described. The apparatus may include a power management module to save an operating context for a processor to at least one memory unit, and reduce power to the processor below a context retention point. Other embodiments are described and claimed.

摘要翻译： 描述了用于管理移动设备的功率的系统，设备，方法和文章。 该装置可以包括电源管理模块，用于将处理器的操作上下文保存到至少一个存储器单元，并且在上下文保持点下方降低处理器的功率。 描述和要求保护其他实施例。

公开(公告)号：US09035960B2

公开(公告)日：2015-05-19

申请号：US13447279

申请日：2012-04-15

申请人： Zeev Offen ,  Ariel Berkovits ,  Thomas A. Piazza ,  Robert L. Farrell ,  Altug Koker ,  Opher Kahn

发明人： Zeev Offen ,  Ariel Berkovits ,  Thomas A. Piazza ,  Robert L. Farrell ,  Altug Koker ,  Opher Kahn

IPC分类号： G09G5/36 ,  G06F12/08 ,  G06T1/60

CPC分类号： G06F12/0831 ,  G06F12/0811 ,  G06F12/0822 ,  G06F12/0828 ,  G06F12/0835 ,  G06F13/1668 ,  G06F13/28 ,  G06F13/4282 ,  G06F2212/283 ,  G06F2212/60 ,  G06F2212/621 ,  G06F2213/0026 ,  G06T1/60 ,  G11C7/1072

摘要： A technique to enable information sharing among agents within different cache coherency domains. In one embodiment, a graphics device may use one or more caches used by one or more processing cores to store or read information, which may be accessed by one or more processing cores in a manner that does not affect programming and coherency rules pertaining to the graphics device.

公开(公告)号：US08643660B2

公开(公告)日：2014-02-04

申请号：US13722440

申请日：2012-12-20

申请人： Zeev Offen ,  Ariel Berkovits ,  Thomas A. Piazza ,  Robert L. Farrell ,  Altug Koker ,  Opher Kahn

发明人： Zeev Offen ,  Ariel Berkovits ,  Thomas A. Piazza ,  Robert L. Farrell ,  Altug Koker ,  Opher Kahn

IPC分类号： G09G5/36

CPC分类号： G06F12/0831 ,  G06F12/0811 ,  G06F12/0822 ,  G06F12/0828 ,  G06F12/0835 ,  G06F13/1668 ,  G06F13/28 ,  G06F13/4282 ,  G06F2212/283 ,  G06F2212/60 ,  G06F2212/621 ,  G06F2213/0026 ,  G06T1/60 ,  G11C7/1072

摘要： A technique to enable information sharing among agents within different cache coherency domains. In one embodiment, a graphics device may use one or more caches used by one or more processing cores to store or read information, which may be accessed by one or more processing cores in a manner that does not affect programming and coherency rules pertaining to the graphics device.

摘要翻译： 一种能够在不同高速缓存一致性域内的代理之间进行信息共享的技术。 在一个实施例中，图形设备可以使用由一个或多个处理核心使用的一个或多个高速缓存来存储或读取信息，这些信息可以由一个或多个处理核心以不影响与编程相关的编程和一致性规则的方式来访问 图形设备。

公开(公告)号：US20120200585A1

公开(公告)日：2012-08-09

申请号：US13447279

申请日：2012-04-15

申请人： Zeev Offen ,  Ariel Berkovits ,  Thomas A. Piazza ,  Robert L. Farrell ,  Altug Koker ,  Opher Kahn

发明人： Zeev Offen ,  Ariel Berkovits ,  Thomas A. Piazza ,  Robert L. Farrell ,  Altug Koker ,  Opher Kahn

IPC分类号： G09G5/36

CPC分类号： G06F12/0831 ,  G06F12/0811 ,  G06F12/0822 ,  G06F12/0828 ,  G06F12/0835 ,  G06F13/1668 ,  G06F13/28 ,  G06F13/4282 ,  G06F2212/283 ,  G06F2212/60 ,  G06F2212/621 ,  G06F2213/0026 ,  G06T1/60 ,  G11C7/1072

摘要： A technique to enable information sharing among agents within different cache coherency domains. In one embodiment, a graphics device may use one or more caches used by one or more processing cores to store or read information, which may be accessed by one or more processing cores in a manner that does not affect programming and coherency rules pertaining to the graphics device.

摘要翻译： 一种能够在不同高速缓存一致性域内的代理之间进行信息共享的技术。 在一个实施例中，图形设备可以使用由一个或多个处理核心使用的一个或多个高速缓存来存储或读取信息，这些信息可以由一个或多个处理核心以不影响与编程相关的编程和一致性规则的方式来访问 图形设备。

公开(公告)号：US08151061B2

公开(公告)日：2012-04-03

申请号：US12401499

申请日：2009-03-10

申请人： Robert L. Farrell ,  Michael J. Muchnick ,  Altug Koker ,  Zeev Offen ,  Ariel Berkovits

发明人： Robert L. Farrell ,  Michael J. Muchnick ,  Altug Koker ,  Zeev Offen ,  Ariel Berkovits

IPC分类号： G06F13/00

CPC分类号： G06F12/0804 ,  G06F12/0811 ,  G06F2212/302 ,  Y02D10/13

摘要： A platform may comprise a core coherency domain, graphics coherency domain and a non-coherent domain. A graphics acceleration unit (GAU) of the graphics coherency domain may generate data units from an application and the data units may comprise display data units. The GAU may annotate the display data units with an annotation value before flushing the display data units to an on-die cache. The GAU may identify modified display data units among the display data units stored in the on-die cache and issue flush commands to cause flushing of the modified display data units from the on-die cache to a main memory. The display engine of the non-coherent domain may use the modified display data units stored in the main memory to render a display on a display device.

摘要翻译： 平台可以包括核心一致性域，图形一致性域和非相干域。 图形一致性域的图形加速单元（GAU）可以从应用产生数据单元，并且数据单元可以包括显示数据单元。 GAU可以在将显示数据单元刷新到片上高速缓存之前用注释值来注释显示数据单元。 GAU可以识别存储在片上高速缓存中的显示数据单元中的修改的显示数据单元，并发出刷新命令，以使经修改的显示数据单元从模块缓存刷新到主存储器。 非相干域的显示引擎可以使用存储在主存储器中的修改的显示数据单元在显示设备上呈现显示。

公开(公告)号：US07099998B1

公开(公告)日：2006-08-29

申请号：US09539839

申请日：2000-03-31

申请人： Ariel Berkovits

发明人： Ariel Berkovits

IPC分类号： G06F12/12

CPC分类号： G06F12/126

摘要： A method for reducing an importance level of a line in a memory of a cache. An instruction is provided to the cache, the instruction indicating that the line is a candidate for replacement. The importance level of the line may then be reduced based on the instruction. The method may increase cache hit rate and, hence, microprocessor performance.

摘要翻译： 一种用于降低高速缓存的存储器中的行的重要性水平的方法。 向高速缓存提供指令，指示该行是替换候选者。 然后可以基于该指令来减少线的重要性水平。 该方法可以增加高速缓存命中率，从而提高微处理器性能。