公开(公告)号：US20160049205A1

公开(公告)日：2016-02-18

申请号：US14647075

申请日：2014-04-15

Applicant: Empire Technology Development LLC

Inventor： Yanjun Ma ,  Edwin Kan

IPC: G11C16/26 ,  G11C16/32 ,  G11C16/24

CPC classification number: G11C16/26 ,  G11C7/08 ,  G11C7/1006 ,  G11C11/54 ,  G11C11/56 ,  G11C11/5621 ,  G11C11/5642 ,  G11C11/5678 ,  G11C13/0004 ,  G11C13/004 ,  G11C13/0061 ,  G11C16/0408 ,  G11C16/0483 ,  G11C16/24 ,  G11C16/32 ,  G11C2211/5648

Abstract: Technologies are generally provided for methods and circuitry to rank a large number of cells in a timeframe of about one sense cycle. In some examples, an architecture may be implemented to rank memory cells such as volatile memories, non-volatile memories, and other types of data storage devices, where there may not be an equivalent to threshold voltage. In other examples, an arbitrary group of circuits, such as in neural networks where there may not be an equivalent control gate to set the timing resolution, may be ranked. Relative sense timing may be used to rank the cells having different current carrying abilities. A ramped gate voltage may be used to control the timing resolution and to reduce contention between close separate cells. Digital logic may be used to latch and/or record the rank information.

Abstract translation: 通常提供技术用于在大约一个感测周期的时间范围内对大量单元进行排序的方法和电路。 在一些示例中，可以实施一种架构来对诸如易失性存储器，非易失性存储器和其他类型的数据存储设备之类的存储器单元进行排序，其中可能没有等效于阈值电压。 在其他示例中，可以对任意组的电路进行排序，诸如在神经网络中，其中可能不存在用于设置定时分辨率的等效控制门。 可以使用相对感测定时对具有不同载流能力的单元进行排序。 可以使用斜坡栅极电压来控制定时分辨率并减少关闭分开的单元之间的竞争。 数字逻辑可用于锁存和/或记录秩信息。