-
11.发明授权Auto software configurable register address space for low power programmable processor 有权自动软件可配置的寄存器地址空间用于低功耗可编程处理器公开(公告)号：US07389006B2
公开(公告)日：2008-06-17
申请号：US10846106
申请日：2004-05-14
CPC分类号： G06T15/005
摘要： A configurable graphics pipeline has more than one possible process flow of pixel packets through elements of the graphics pipeline. In one embodiment, a data packet triggers an element of the graphics pipeline to discover an identifier.
摘要翻译： 可配置的图形流水线通过图形流水线的元素具有多个可能的像素数据包流程。 在一个实施例中，数据分组触发图形流水线的元素以发现标识符。
-
公开(公告)号：US07268786B2
公开(公告)日：2007-09-11
申请号：US10846226
申请日：2004-05-14
CPC分类号： G06T15/005
摘要： A graphics processor has elements of a graphics pipeline coupled by distributors. The distributors permit the process flow of pixel packets through the pipeline to be reconfigured in response to a command from a host.
摘要翻译： 图形处理器具有由分配器耦合的图形流水线的元件。 分配器允许响应于来自主机的命令来重新配置像素分组通过流水线的处理流程。
-
公开(公告)号：US07250953B2
公开(公告)日：2007-07-31
申请号：US10845714
申请日：2004-05-14
CPC分类号： G06T15/005
摘要： A graphics processor includes a graphics pipeline having a set of tap points. A configurable test point selector monitors a selected subset of tap points and counts statistics for at least one condition associated with each tap point of the subset of tap points.
摘要翻译： 图形处理器包括具有一组抽头点的图形管线。 可配置的测试点选择器监视所选择的抽头子集，并对与抽头点子集的每个抽头点相关联的至少一个条件进行统计。
-
公开(公告)号：US07199799B2
公开(公告)日：2007-04-03
申请号：US10846334
申请日：2004-05-14
IPC分类号： G06F15/00
CPC分类号： G06T1/20
摘要： A graphics processor includes an arithmetic logic unit (ALU) stage for processing pixel packets. Pixels are assigned as either even pixels or odd pixels. The pixel packets of odd and even pixels are interleaved to account for ALU latency.
摘要翻译： 图形处理器包括用于处理像素数据包的算术逻辑单元（ALU）级。 像素被分配为偶数像素或奇数像素。 奇数和偶数像素的像素包被交织以考虑ALU延迟。
-
公开(公告)号：US08736628B1
公开(公告)日：2014-05-27
申请号：US10846192
申请日：2004-05-14
CPC分类号： G06T1/60 , G06T1/20 , G06T15/005
摘要： A present invention pixel processing system and method permit complicated three dimensional images to be rendered with shallow graphics pipelines including reduced gate counts and facilitates power conservation by utilizing a single unified data fetch stage (e.g., unified data fetch module) that retrieves a variety of different pixel surface attribute values for different attribute types (e.g., depth, color, and/or texture values) in a single stage. Different types of pixel surface attribute data (e.g., depth, color, texture) associated with multiple graphics processing functions (e.g., color blending, texture mapping, etc.) are retrieved in the single unified data fetch graphics pipeline stage. The pixel packet rows including the pixel surface attribute values are forwarded to other graphics pipeline stages for single thread processing (e.g. to a universal arithmetic logic unit capable of performing multiple graphics functions on the pixel surface attribute values).
摘要翻译： 本发明的像素处理系统和方法允许使用包括减少的门数的浅图形管线来呈现复杂的三维图像，并且通过利用单个统一的数据提取阶段（例如，统一的数据获取模块）来简化功率节省，该统一数据获取阶段检索各种不同的 单个阶段中不同属性类型（例如，深度，颜色和/或纹理值）的像素表面属性值。 在单个统一数据提取图形流水线阶段检索与多个图形处理功能（例如，颜色混合，纹理映射等）相关联的不同类型的像素表面属性数据（例如，深度，颜色，纹理）。 包括像素表面属性值的像素分组行被转发到用于单线程处理的其他图形流水线级（例如，到能够对像素表面属性值执行多个图形功能的通用算术逻辑单元）。
-
16.发明授权Arithmetic logic unit and method for processing data in a graphics pipeline 有权用于在图形管线中处理数据的算术逻辑单元和方法公开(公告)号：US07710427B1
公开(公告)日：2010-05-04
申请号：US10846728
申请日：2004-05-14
CPC分类号： G09G5/363 , G06F9/3001 , G06F9/30025 , G06F9/30101 , G06F9/30167 , G06T15/005 , G09G5/001 , G09G5/003 , G09G2320/0252 , G09G2360/121 , G09G2370/10
摘要： Embodiments of the present invention include an arithmetic logic unit for use in a graphics pipeline. The arithmetic logic unit comprising a plurality of scalar arithmetic logic subunits wherein each subunit performs a resultant arithmetic logic operation in the form of [a*b “op” c*d] on a set of input operands a, b, c and d. The arithmetic logic unit also for produces a result based thereon wherein “op” represents a programmable operation and wherein further the resultant arithmetic logic operation is software programmable to implement a plurality of different graphics functions.
摘要翻译： 本发明的实施例包括用于图形管线的算术逻辑单元。 算术逻辑单元包括多个标量运算逻辑子单元，其中每个子单元在一组输入操作数a，b，c和d上以[a * b“op”c * d]的形式执行合成算术逻辑运算。 算术逻辑单元还用于产生基于其的结果，其中“op”表示可编程操作，并且其中所得的算术逻辑操作进一步可软件编程以实现多个不同的图形功能。
-
公开(公告)号：US07142214B2
公开(公告)日：2006-11-28
申请号：US10846110
申请日：2004-05-14
CPC分类号： G06F9/30025 , G06F9/30014 , G06T1/20
摘要： A graphics processor includes programmable arithmetic logic units (ALUs) for performing scalar arithmetic operations on pixel packets. For a selected scalar arithmetic operation, operands in pixel packets may be formatted in a S1.8 format to improve dynamic range. For at least one other scalar arithmetic operation, the pixel packets may be formatted in a different data format.
摘要翻译： 图形处理器包括用于对像素分组执行标量算术运算的可编程算术逻辑单元（ALU）。 对于所选的标量算术运算，像素分组中的操作数可以以S1.8格式格式化，以提高动态范围。 对于至少一个其他标量算术运算，像素分组可以被格式化为不同的数据格式。
-
-
-
-
-
-
搜索结果
17 条记录 (耗时 0.022 秒)
