利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

26 条记录 (耗时 0.022 秒)

    PROCESSOR SYSTEM AND EXCEPTION PROCESSING METHOD
    12.
    发明申请
    PROCESSOR SYSTEM AND EXCEPTION PROCESSING METHOD 审中-公开
    处理器系统和异常处理方法

    公开(公告)号：US20080294878A1

    公开(公告)日：2008-11-27

    申请号：US12101437

    申请日：2008-04-11

    申请人： Takafumi YUASA ,  Hiroaki Nakata ,  Koji Hosogi ,  Masakazu Ehama ,  Fumitaka Izuhara ,  Kazushi Akie

    发明人： Takafumi YUASA ,  Hiroaki Nakata ,  Koji Hosogi ,  Masakazu Ehama ,  Fumitaka Izuhara ,  Kazushi Akie

    IPC分类号： G06F9/38 ,  G06F9/302 ,  G06F9/312

    CPC分类号： G06F11/0793 ,  G06F9/30054 ,  G06F9/3861 ,  G06F9/3885 ,  G06F9/4812 ,  G06F11/0721 ,  G06F2209/481

    摘要： When an error is detected in an error detecting unit in a processor system, the error detecting unit outputs an error signal to an interrupt control unit, and the interrupt control unit outputs a value of an error address register and a control signal to a program counter control unit and rewrites a value of a program counter to a value of an error address register. By this means, the branching process by an error interrupt is realized. In this case, when the error is detected, the process of saving the value of the program counter at the time of error occurrence is not performed, and a specific save register and a control circuit for the recovery to the address at the time of the error occurrence after the end of the error processing are not provided.

    摘要翻译： 当在处理器系统中的错误检测单元中检测到错误时，错误检测单元向中断控制单元输出错误信号，并且中断控制单元向程序计数器输出错误地址寄存器和控制信号的值 控制单元，并将程序计数器的值重写为错误地址寄存器的值。 通过这种方式，实现了通过错误中断的分支过程。 在这种情况下，当检测到错误时，不执行在发生错误时保存程序计数器的值的处理，以及特定的存储寄存器和控制电路，用于恢复到发生错误时的地址 未提供错误处理结束后的错误发生。

    DATA PROCESSING CIRCUIT
    14.
    发明申请
    DATA PROCESSING CIRCUIT 失效
    数据处理电路

    公开(公告)号：US20080031329A1

    公开(公告)日：2008-02-07

    申请号：US11834449

    申请日：2007-08-06

    申请人： Kenichi IWATA ,  Seiji Mochizuki ,  Tetsuya Shibayama ,  Fumitaka Izuhara ,  Hiroshi Ueda ,  Yukifumi Kobayashi ,  Hiroaki Nakata ,  Koji Hosogi ,  Masakazu Ehama ,  Takafumi Yuasa

    发明人： Kenichi IWATA ,  Seiji Mochizuki ,  Tetsuya Shibayama ,  Fumitaka Izuhara ,  Hiroshi Ueda ,  Yukifumi Kobayashi ,  Hiroaki Nakata ,  Koji Hosogi ,  Masakazu Ehama ,  Takafumi Yuasa

    IPC分类号： H04N7/32

    CPC分类号： H04N19/436 ,  H04N19/176 ,  H04N19/593

    摘要： The present invention provides a functional block that executes video coding and video decoding based on H.264/AVC. The functional block includes two moving picture processing units, and a memory unit that stores therein data related to the results of processing of first plural macroblocks arranged within one row of one picture by the first moving picture processing unit. Data related to the results of processing of plural adjacent macroblocks, which are selected from the data stored in the memory unit, are transferred to the second moving picture processing unit. The second moving picture processing unit performs processing of one macroblock of second plural macroblocks arranged in the following row, using the transferred data.

    摘要翻译： 本发明提供一种执行基于H.264 / AVC的视频编码和视频解码的功能块。 功能块包括两个运动图像处理单元，以及存储单元，其存储与第一运动图像处理单元一行布置在一行内的第一多个宏块的处理结果有关的数据。 与从存储在存储单元中的数据中选择的多个相邻宏块的处理结果有关的数据被传送到第二运动图像处理单元。 第二运动图像处理单元使用传送的数据来执行排列在下一行中的第二多个宏块的一个宏块的处理。

    FILTER PROCESSING DEVICE AND SEMICONDUCTOR DEVICE
    16.
    发明申请
    FILTER PROCESSING DEVICE AND SEMICONDUCTOR DEVICE 有权
    滤波器处理器件和半导体器件

    公开(公告)号：US20110096879A1

    公开(公告)日：2011-04-28

    申请号：US13002324

    申请日：2009-06-26

    申请人： Masakazu Ehama ,  Koji Hosogi

    发明人： Masakazu Ehama ,  Koji Hosogi

    IPC分类号： H04B1/10 ,  G06F17/10

    CPC分类号： H03H17/0294 ,  H04N19/117 ,  H04N19/42 ,  H04N19/523 ,  H04N19/80

    摘要： The present invention provides a technique for changing the number of taps in filter processing without the need for execution of branch processing. A filter processing device comprises: an arithmetic circuit that performs arithmetic processing for filtering operation; an internal register that retains data to be subjected to arithmetic processing in the arithmetic circuit and that receives the result of arithmetic processing from the arithmetic circuit as data to be written back thereto; and a data generator that generates data to be fed to the arithmetic circuit through use of the data retained in the internal register. Further, in the filter processing device, there is disposed a tap number control circuit that is capable of controlling the number of taps in filter processing according to a tap control signal applied thereto. In this configuration, no branch processing is required for controlling the number of taps by the use of the tap number control circuit.

    摘要翻译： 本发明提供了一种用于在不需要执行分支处理的情况下改变滤波处理中的抽头数量的技术。 一种滤波处理装置，包括：运算电路，进行滤波运算的运算处理; 内部寄存器，其保留在运算电路中进行算术处理的数据，并从运算电路接收运算结果的结果作为要被写回的数据; 以及数据生成器，其通过使用保持在内部寄存器中的数据来生成要馈送到运算电路的数据。 此外，在滤波处理装置中，设置有能够根据施加到其上的抽头控制信号来控制滤波处理中的抽头数的抽头号控制电路。 在这种配置中，通过使用抽头数控制电路来控制抽头数目不需要分支处理。

    COMPUTING UNIT AND IMAGE FILTERING DEVICE
    17.
    发明申请
    COMPUTING UNIT AND IMAGE FILTERING DEVICE 审中-公开
    计算单元和图像滤波器件

    公开(公告)号：US20090013152A1

    公开(公告)日：2009-01-08

    申请号：US12168416

    申请日：2008-07-07

    申请人： Masakazu EHAMA ,  Koji Hosogi ,  Seiji Mochizuki

    发明人： Masakazu EHAMA ,  Koji Hosogi ,  Seiji Mochizuki

    IPC分类号： G06F15/80 ,  G06F9/02

    CPC分类号： G06T1/20 ,  G06T7/223 ,  G06T2207/10016 ,  G06T2207/20021

    摘要： A processor capable of performing a filter processing in a high speed is provided. A computing unit comprises a computer for performing a filter processing. Data supply to the computer is performed by an internal register configured by a flip-flop. Data read from the internal register is outputted to a shift register and the data is supplied to the computer per cycle. And, the computing unit comprises a mechanism for changing a filter computing direction according to a motion vector, thereby preventing performance lowering due to branched command by performing a horizontal filtering and a vertical filtering by a same command.

    摘要翻译： 提供能够高速进行滤波处理的处理器。 计算单元包括用于执行滤波处理的计算机。 通过由触发器配置的内部寄存器来执行向计算机提供的数据。 从内部寄存器读取的数据被输出到移位寄存器，并且每个周期将数据提供给计算机。 并且，计算单元包括用于根据运动矢量改变滤波器计算方向的机构，从而通过执行水平滤波和通过相同命令的垂直滤波来防止由分支命令引起的性能降低。

    Filter processing device and semiconductor device
    18.
    发明授权
    Filter processing device and semiconductor device 有权
    滤波处理装置及半导体装置

    公开(公告)号：US08812572B2

    公开(公告)日：2014-08-19

    申请号：US13002324

    申请日：2009-06-26

    申请人： Masakazu Ehama ,  Koji Hosogi

    发明人： Masakazu Ehama ,  Koji Hosogi

    IPC分类号： G06F17/10

    CPC分类号： H03H17/0294 ,  H04N19/117 ,  H04N19/42 ,  H04N19/523 ,  H04N19/80

    摘要： The present invention provides a technique for changing the number of taps in filter processing without the need for execution of branch processing. A filter processing device comprises: an arithmetic circuit that performs arithmetic processing for filtering operation; an internal register that retains data to be subjected to arithmetic processing in the arithmetic circuit and that receives the result of arithmetic processing from the arithmetic circuit as data to be written back thereto; and a data generator that generates data to be fed to the arithmetic circuit through use of the data retained in the internal register. Further, in the filter processing device, there is disposed a tap number control circuit that is capable of controlling the number of taps in filter processing according to a tap control signal applied thereto. In this configuration, no branch processing is required for controlling the number of taps by the use of the tap number control circuit.

    摘要翻译： 本发明提供了一种用于在不需要执行分支处理的情况下改变滤波处理中的抽头数量的技术。 一种滤波处理装置，包括：运算电路，进行滤波运算的运算处理; 内部寄存器，其保留在运算电路中进行算术处理的数据，并从运算电路接收运算结果的结果作为要被写回的数据; 以及数据生成器，其通过使用保持在内部寄存器中的数据来生成要馈送到运算电路的数据。 此外，在滤波处理装置中，设置有能够根据施加到其上的抽头控制信号来控制滤波处理中的抽头数的抽头号控制电路。 在这种配置中，通过使用抽头数控制电路来控制抽头数目不需要分支处理。

    Semiconductor device
    19.
    发明授权
    Semiconductor device 有权
    半导体器件

    公开(公告)号：US08125059B2

    公开(公告)日：2012-02-28

    申请号：US12608307

    申请日：2009-10-29

    申请人： Kiyoto Ito ,  Koji Hosogi ,  Takanobu Tsunoda

    发明人： Kiyoto Ito ,  Koji Hosogi ,  Takanobu Tsunoda

    IPC分类号： H01L23/552

    CPC分类号： H01L25/0657 ,  H01L2225/06527 ,  H01L2225/06572 ,  H01L2924/0002 ,  H01L2924/00

    摘要： A highly flexible semiconductor device of a stacked-type semiconductor device which transfers information by inductive coupling between inductors, in which LSI chips can be stacked even when a transmitter circuit and a receiver circuit are arranged at different positions from each other when viewed in a stacking direction. The semiconductor device has an interposer including a first inductor which is inductively coupled with a transmitter circuit of a first LSI chip to be stacked, and a second inductor which is inductively coupled with a receiver circuit of a second LSI chip to be stacked, the first inductor and the second inductor being electrically connected. An interchip communication is made from the first LSI chip to the second LSI chip.

    摘要翻译： 层叠型半导体装置的高度柔性的半导体装置，其通过电感器之间的电感耦合传送信息，即使当发送器电路和接收器电路在堆叠中观察时彼此不同的位置被布置时，也可以堆叠LSI芯片 方向。 半导体器件具有内插器，其包括与要堆叠的第一LSI芯片的发射器电路电感耦合的第一电感器和与要堆叠的第二LSI芯片的接收器电路感应耦合的第二电感器，第一电感器 电感器和第二电感器电连接。 从第一LSI芯片到第二LSI芯片进行芯片间通信。

    Display device
    20.
    发明授权
    Display device 有权
    显示设备

    公开(公告)号：US08957883B2

    公开(公告)日：2015-02-17

    申请号：US12844923

    申请日：2010-07-28

    申请人： Junichi Maruyama ,  Koji Hosogi ,  Goki Toshima ,  Misa Owa ,  Naruhiko Kasai ,  Kikuo Ono

    发明人： Junichi Maruyama ,  Koji Hosogi ,  Goki Toshima ,  Misa Owa ,  Naruhiko Kasai ,  Kikuo Ono

    IPC分类号： G06F3/00 ,  G09G5/00 ,  G09G3/20 ,  G09G3/36

    CPC分类号： G09G3/2096 ,  G09G3/3666 ,  G09G2310/0221 ,  G09G2310/04 ,  G09G2320/0247 ,  G09G2320/10 ,  G09G2330/021 ,  G09G2340/0435

    摘要： A display device includes a frame frequency conversion circuit configured to convert a frame frequency of an input display data and a timing control circuit configured to control a first drive circuit and a second drive circuit based on a frame frequency after the conversion. The display device generates at least two display areas on the display panel. The at least two display areas display images at different frame frequencies. The display device further includes a switch unit configured to display an image at the frame frequency before the conversion at one of the at least two display areas and configured to display an image at the frame frequency after the conversion at another one of the at least two display areas. At least one of a boundary position and a size of the at least two display areas varies with time.

    摘要翻译： 显示装置包括：帧频转换电路，被配置为转换输入显示数据的帧频;以及定时控制电路，被配置为基于转换后的帧频控制第一驱动电路和第二驱动电路。 显示装置在显示面板上产生至少两个显示区域。 至少两个显示区域以不同的帧频显示图像。 所述显示装置还包括：开关单元，被配置为在所述至少两个显示区域之一处的所述转换之前以帧频显示图像，并且被配置为在所述至少两个显示区域中的另一个上转换之后以帧频率显示图像 显示区域。 至少两个显示区域的边界位置和尺寸中的至少一个随着时间而变化。