公开(公告)号：US20080215955A1

公开(公告)日：2008-09-04

申请号：US12032872

申请日：2008-02-18

申请人： Daijiro Kimbara ,  Hiroo Nakano ,  Tetsuro Iwamura ,  Atsushi Kobayashi ,  Masahiko Motoyama ,  Hideki Teraoka ,  Atsushi Shimbo ,  Hideo Shimizu

发明人： Daijiro Kimbara ,  Hiroo Nakano ,  Tetsuro Iwamura ,  Atsushi Kobayashi ,  Masahiko Motoyama ,  Hideki Teraoka ,  Atsushi Shimbo ,  Hideo Shimizu

IPC分类号： G11C29/00 ,  G06F11/00

CPC分类号： G06F11/1008

摘要： A semiconductor storage device includes: a memory configured to store data at a first address and store an error detecting code corresponding to the data at a second address which is set up in a predetermined relation with the first address and different from the first address; and an address storage portion configured to store information on address relation between the first address and the second address.

摘要翻译： 半导体存储装置包括：存储器，其被配置为在第一地址处存储数据，并且在与第一地址以预定关系建立并且与第一地址不同的第二地址处存储对应于数据的错误检测码; 以及地址存储部，被配置为存储关于所述第一地址和所述第二地址之间的地址关系的信息。

公开(公告)号：US10541482B2

公开(公告)日：2020-01-21

申请号：US15742244

申请日：2016-07-07

申请人： AMPHENOL FCI ASIA PTE. LTD. ,  AMPHENOL FCI CONNECTORS SINGAPORE PTE. LTD. ,  Motomu Kajiura ,  Masahiko Motoyama

发明人： Naotaka Sasame ,  Motomu Kajiura ,  Masahiko Motoyama

IPC分类号： H01R12/71 ,  H01R13/6585 ,  H01R13/502 ,  H01R13/514 ,  H01R13/631 ,  H01R12/57 ,  H01R13/26

摘要： An electrical connector includes a housing, first and second sets of terminals and a spacer. The housing has a first sidewall, a second sidewall spaced apart from the first sidewall and a cavity between the first and second sidewalls. The first set of terminals is disposed in the cavity adjacent to the first sidewall. The second set of terminals is disposed in the cavity adjacent to the second sidewall. The spacer is disposed in the cavity between the first and second sets of terminals.

公开(公告)号：US08457306B2

公开(公告)日：2013-06-04

申请号：US11842331

申请日：2007-08-21

申请人： Masahiko Motoyama

发明人： Masahiko Motoyama

IPC分类号： H04L9/00 ,  H04K1/00

CPC分类号： H04L9/003 ,  G06F7/00 ,  G06F21/72 ,  G06F21/75 ,  G06F21/77 ,  H04L9/0625 ,  H04L2209/12

摘要： A cryptographic module that performs a cryptographic operation is provided with: a register that retains first data related to key data to be used in the cryptographic operation; a register that retains second data without dependency on the first data; a selector that alternately selects and outputs the contents of the register retaining the first data and the register retaining the second data; and a left shift circuit that performs a predetermined shift operation on data outputted from the selector.

摘要翻译： 执行加密操作的加密模块具有：保存与密码操作中要使用的密钥数据相关的第一数据的寄存器; 一个保留第二个数据而不依赖于第一个数据的寄存器; 选择器，交替地选择并输出保留第一数据的寄存器的内容和保留第二数据的寄存器; 以及对从选择器输出的数据执行预定的移位操作的左移位电路。

公开(公告)号：US20100318811A1

公开(公告)日：2010-12-16

申请号：US12722887

申请日：2010-03-12

申请人： Masahiko Motoyama

发明人： Masahiko Motoyama

IPC分类号： G06F21/22 ,  G06F7/58 ,  H04L9/28

CPC分类号： G06F7/00 ,  G06F21/72 ,  G06F2207/7223 ,  H04L9/003 ,  H04L9/0618 ,  H04L2209/08 ,  H04L2209/125 ,  H04L2209/24

摘要： A cryptographic processor includes: first and second round function operation circuits, each of which executes cryptographic processing; and a control circuit configured to operate the first and second round function operation circuits by randomly switching between a parallel operation mode used to operate the first and second round function operation circuits in parallel and a serial operation mode used to operate the first and second round function operation circuits in series.

摘要翻译： 密码处理器包括：第一和第二循环函数运算电路，每个执行密码处理; 以及控制电路，被配置为通过在用于并行操作第一和第二循环功能操作电路的并行操作模式和用于操作第一和第二循环功能的串行操作模式之间随机切换来操作第一和第二循环功能操作电路 操作电路串联。

公开(公告)号：US20090024887A1

公开(公告)日：2009-01-22

申请号：US12032877

申请日：2008-02-18

申请人： Daijiro Kimbara ,  Hiroo Nakano ,  Tetsuro Iwamura ,  Atsushi Kobayashi ,  Masahiko Motoyama ,  Hideki Teraoka ,  Atsushi Shimbo ,  Hideo Shimizu

发明人： Daijiro Kimbara ,  Hiroo Nakano ,  Tetsuro Iwamura ,  Atsushi Kobayashi ,  Masahiko Motoyama ,  Hideki Teraoka ,  Atsushi Shimbo ,  Hideo Shimizu

IPC分类号： G11C29/00

CPC分类号： G06F21/77 ,  G06F11/1016 ,  G06F2221/2121 ,  G06K19/07363 ,  G11C7/1006 ,  G11C2029/0411

摘要： A semiconductor storage device includes an arithmetic operation unit configured to perform an arithmetic operation of generating a different error detecting code depending on the information of a memory address, using the data and the information of the memory address in a memory cell into which the data is written, and a storage unit configured to store the data and the error detecting code in the memory cell.

摘要翻译： 一种半导体存储装置，包括算术运算单元，其被配置为使用数据和存储器单元中的存储器地址的信息，根据存储器地址的信息执行生成不同的检错码的算术运算， 以及存储单元，被配置为将数据和错误检测码存储在存储单元中。

公开(公告)号：US07159115B2

公开(公告)日：2007-01-02

申请号：US10658340

申请日：2003-09-10

申请人： Koichi Fujisaki ,  Atsushi Shimbo ,  Masahiko Motoyama ,  Hanae Ikeda ,  Yuuki Tomoeda

发明人： Koichi Fujisaki ,  Atsushi Shimbo ,  Masahiko Motoyama ,  Hanae Ikeda ,  Yuuki Tomoeda

IPC分类号： G06F1/24

CPC分类号： H04L9/003

摘要： An encryption apparatus provided with a Feistel type encryption algorithm includes a function operation unit that operates a non-linear function, and changing unit configured to supply the function operation unit with random data unrelated to an encryption operation result. In this way, a countermeasure can be taken against a DPA attack following the end of an operation by the encryption operation apparatus provided with the Feistel type encryption algorithm.

摘要翻译： 具有Feistel型加密算法的加密装置包括操作非线性功能的功能操作单元，以及改变单元，被配置为向功能操作单元提供与加密操作结果无关的随机数据。 以这种方式，可以针对具有Feistel类型加密算法的加密操作装置的操作结束后的DPA攻击采取对策。