公开(公告)号：US07350127B2

公开(公告)日：2008-03-25

申请号：US10735128

申请日：2003-12-12

申请人： Darel N. Emmot ,  Asheesh Kashyap

发明人： Darel N. Emmot ,  Asheesh Kashyap

IPC分类号： H03M13/00

CPC分类号： G06F11/1008 ,  G06F11/1052 ,  H03M13/00

摘要： An error correction code method comprises examining a validator of one of a plurality of data in a data stream at a first processing stage and directing the one of the plurality of data through at least one subsequent processing stage to a corrected output if the validator indicates an error. The method also includes directing the one of the plurality of data to the corrected output if the validator does not indicate an error.

摘要翻译： 纠错码方法包括在第一处理阶段检查数据流中的多个数据中的一个数据的确认器，并且如果验证器指示所述多个数据中的一个数据经过至少一个后续处理阶段， 错误。 如果验证器没有指示错误，则该方法还包括将多个数据中的一个指向校正输出。

公开(公告)号：US07451254B2

公开(公告)日：2008-11-11

申请号：US10631160

申请日：2003-07-31

申请人： James R. Peterson ,  Matthew B. Lovell ,  Darel N. Emmot

发明人： James R. Peterson ,  Matthew B. Lovell ,  Darel N. Emmot

IPC分类号： G06F13/12

CPC分类号： G06F13/4059

摘要： A method for allocating buffer capacity includes determining at least one characteristic of a first input/output (I/O) device that is coupled to a memory device interface, the memory device interface being configured to enable data transfers between the I/O device and a memory device, and buffering data corresponding to the first I/O device in a first portion of a buffer of the memory device interface, a size of the first portion being responsive to the at least one characteristic of the first I/O device.

摘要翻译： 用于分配缓冲器容量的方法包括确定耦合到存储器设备接口的第一输入/输出（I / O）设备的至少一个特性，所述存储器设备接口被配置为使得能够在所述I / O设备和 存储器设备，以及缓冲与存储器设备接口的缓冲器的第一部分中的第一I / O设备相对应的数据，第一部分的大小响应于第一I / O设备的至少一个特性。

公开(公告)号：US07176914B2

公开(公告)日：2007-02-13

申请号：US10147763

申请日：2002-05-16

申请人： Darel N. Emmot

发明人： Darel N. Emmot

IPC分类号： G06F17/00

CPC分类号： G06T1/20

摘要： A system and method are provided for directing the flow of data and instructions into at least one functional unit. In one embodiment of a system of components defining a plurality of nodes, a queue network manager (QNM) forming a part of each node, is provided. In this embodiment, the QNM comprises an interface to a network that supports intercommunication among the plurality of nodes, an interface configured to pass messages with a functional unit within the node, a random access memory (RAM) configured to store at least one of a message and a programmable instruction, and logic configured to control an operational aspect of a functional unit based on contents of the programmable instruction.

摘要翻译： 提供了一种用于将数据和指令流引导到至少一个功能单元中的系统和方法。 在定义多个节点的组件系统的一个实施例中，提供了形成每个节点的一部分的队列网络管理器（QNM）。 在该实施例中，QNM包括支持多个节点之间的互通的网络接口，被配置为将消息与该节点内的功能单元传递的接口，被配置为存储至少一个节点的随机存取存储器（RAM） 消息和可编程指令，以及被配置为基于可编程指令的内容来控制功能单元的操作方面的逻辑。

公开(公告)号：US5860078A

公开(公告)日：1999-01-12

申请号：US838751

申请日：1997-04-09

申请人： Darel N. Emmot

发明人： Darel N. Emmot

IPC分类号： G06F12/08 ,  G06T11/20

CPC分类号： G06F12/0853

摘要： A method and apparatus for implementing a fully associative cache directory that stores X cache tags and responds to N read cache tags simultaneously in a single cache directory access to provide a corresponding cache block index for each of the N read cache tags. The cache directory includes a mini-directory and a main directory. The mini-directory stores M cache tags and corresponding block indexes, wherein M is equal to at least N. The mini-directory is fully associative and simultaneously compares each of the M stored cache tags against each of the N read cache tags. The main directory stores the X cache tags and provides corresponding block indexes. The main directory is fully associative and compares P read cache tags against each of the X cache tags simultaneously, P being less than N. The N read cache tags are initially compared against the mini-directory to provide a block index for each of the N read cache tags that hits in the mini-directory. Only those read cache tags that miss in the mini-directory are compared against the main directory.

摘要翻译： 一种用于实现完全关联的高速缓存目录的方法和装置，其存储X个高速缓存标签并在单个高速缓存目录访问中同时响应N个读取缓存标签，以为每个N个读取高速缓存标签提供相应的高速缓存块索引。 缓存目录包括一个小目录和一个主目录。 迷你目录存储M个高速缓存标签和相应的块索引，其中M等于至少N个。小目录是完全关联的，并且同时将M个存储的高速缓存标签中的每一个与每个N个读高速缓存标签进行比较。 主目录存储X缓存标签并提供相应的块索引。 主目录是完全关联的，并且同时比较P读取高速缓存标签与每个X缓存标签，P小于N. N个读取缓存标签最初与迷你目录进行比较，为N中的每一个提供块索引 读取迷你目录中的缓存标签。 只有迷你目录中遗漏的读缓存标签与主目录进行比较。

公开(公告)号：US5457482A

公开(公告)日：1995-10-10

申请号：US254449

申请日：1994-06-06

申请人： Desi Rhoden ,  Darel N. Emmot

发明人： Desi Rhoden ,  Darel N. Emmot

IPC分类号： G09G5/39 ,  G09G5/393 ,  G09G1/02

CPC分类号： G09G5/39 ,  G09G2352/00 ,  G09G2360/121 ,  G09G5/393

摘要： A method and apparatus for the storage and retrieval of pixel information, including first and second data portions, is shown to include first and second memory devices each having a random access memory and a shift register, wherein the random access memory includes an on screen section and an off screen section. Pixel information is retrieved from the random access memories in response to control signals and transferred to the shift registers. A controller controls the storage and retrieval of the first data portion in the on screen section of the first memory device, controls the storage and retrieval of the second data portion in the off screen section of the second memory device and generates the control signals so that the first and second data portions are outputted from the shift registers simultaneously.

摘要翻译： 示出了包括第一和第二数据部分的用于存储和检索像素信息的方法和装置，其包括每个具有随机存取存储器和移位寄存器的第一和第二存储器件，其中随机存取存储器包括屏幕上部分 和截屏部分。 响应于控制信号从随机存取存储器中检索像素信息并传送到移位寄存器。 控制器控制第一存储装置的屏幕部分中的第一数据部分的存储和检索，控制第二存储装置的截屏部分中的第二数据部分的存储和检索，并产生控制信号，使得 第一和第二数据部分同时从移位寄存器输出。