公开(公告)号：US08700887B2

公开(公告)日：2014-04-15

申请号：US12895366

申请日：2010-09-30

申请人： Bernhard Egger ,  Dong-Hoon Yoo

发明人： Bernhard Egger ,  Dong-Hoon Yoo

IPC分类号： G06F9/34

CPC分类号： G06F9/30105 ,  G06F9/30014 ,  G06F9/30112 ,  G06F9/30192

摘要： A processor and a processor control method which efficiently perform an operation on data using a register, are provided. The register may include a data type field and a data field. The processor may generate the data type bits and store the generated data type bits in the data type field.

摘要翻译： 提供了一种使用寄存器有效地对数据进行操作的处理器和处理器控制方法。 寄存器可以包括数据类型字段和数据字段。 处理器可以生成数据类型位并将生成的数据类型位存储在数据类型字段中。

公开(公告)号：US08601244B2

公开(公告)日：2013-12-03

申请号：US12706006

申请日：2010-02-16

申请人： Bernhard Egger ,  Soo-jung Ryu ,  Dong-hoon Yoo ,  Il-hyun Park

发明人： Bernhard Egger ,  Soo-jung Ryu ,  Dong-hoon Yoo ,  Il-hyun Park

IPC分类号： G06F9/00

CPC分类号： G06F15/82 ,  G06F9/30072 ,  G06F9/3853

摘要： An apparatus and method for generating a very long instruction word (VLIW) command that supports predicated execution, and a VLIW processor and method for processing a VLIW are provided herein. The VLIW command includes an instruction bundle formed of a plurality of instructions to be executed in parallel and a single value indicating predicated execution, and is generated using the apparatus and method for generating a VLIW command. The VLIW processor decodes the instruction bundle and executes the instructions, which are included in the decoded instruction bundle, in parallel, according to the value indicating predicated execution.

摘要翻译： 本文提供了一种用于生成支持预定执行的非常长的指令字（VLIW）命令和用于处理VLIW的VLIW处理器和方法的装置和方法。 VLIW命令包括由并行执行的多个指令形成的指令束和指示预测执行的单个值，并且使用用于生成VLIW命令的装置和方法生成。 根据指示预先执行的值，VLIW处理器并行地解码指令束并且并行地执行包括在解码指令束中的指令。

公开(公告)号：US08495345B2

公开(公告)日：2013-07-23

申请号：US12639663

申请日：2009-12-16

申请人： Dong-hoon Yoo ,  Soo-jung Ryu ,  Yeon-gon Cho ,  Bernhard Egger ,  Il-hyun Park

发明人： Dong-hoon Yoo ,  Soo-jung Ryu ,  Yeon-gon Cho ,  Bernhard Egger ,  Il-hyun Park

IPC分类号： G06F15/80

CPC分类号： G06F9/3879 ,  G06F9/4812

摘要： A computing apparatus and method of handling an interrupt are provided. The computing apparatus includes a coarse-grained array, a host processor, and an interrupt supervisor. When an interrupt occurs in the coarse-grained array while performing a loop operation, the host processor processes the interrupt, and the interrupt supervisor may perform mode switching between the coarse-grained array and the host processor.

摘要翻译： 提供了一种处理中断的计算装置和方法。 计算装置包括粗粒子阵列，主处理器和中断主管。 当执行循环操作时，在粗粒度阵列中发生中断时，主机处理器处理中断，中断主管可以在粗粒度阵列与主机处理器之间执行模式切换。

公开(公告)号：US09727528B2

公开(公告)日：2017-08-08

申请号：US13178062

申请日：2011-07-07

申请人： Bernhard Egger ,  Taisong Jin ,  Won-Sub Kim

发明人： Bernhard Egger ,  Taisong Jin ,  Won-Sub Kim

IPC分类号： G06F15/78 ,  G06F9/38

CPC分类号： G06F15/7892 ,  G06F9/3869

摘要： Provided is a reconfigurable processor capable of reducing the routing processing time of routing nodes by driving the routing nodes at a greater frequency than a driving frequency of the processing elements. The reconfigurable processor includes one or more processing elements configured to be driven at a first driving frequency, and one or more routing nodes configured to be provided on paths that are formed between the processing elements, and to be driven at a second driving frequency that is greater than the first driving frequency.

公开(公告)号：US08745608B2

公开(公告)日：2014-06-03

申请号：US12697602

申请日：2010-02-01

申请人： Won-sub Kim ,  Tae-wook Oh ,  Bernhard Egger

发明人： Won-sub Kim ,  Tae-wook Oh ,  Bernhard Egger

IPC分类号： G06F9/45

CPC分类号： G06F9/3897 ,  G06F9/3838

摘要： A scheduler of a reconfigurable array, a method of scheduling commands, and a computing apparatus are provided. To perform a loop operation in a reconfigurable array, a recurrence node, a producer node, and a predecessor node are detected from a data flow graph of the loop operation such that resources are assigned to such nodes so as to increase the loop operating speed. Also, a dedicated path having a fixed delay may be added to the assigned resources.

摘要翻译： 提供了可重配置阵列的调度器，调度命令的方法和计算装置。 为了在可重配置阵列中执行循环操作，从循环操作的数据流图中检测到递归节点，生成器节点和前导节点，使得资源被分配给这样的节点，以便增加循环操作速度。 此外，具有固定延迟的专用路径可以被添加到所分配的资源。

公开(公告)号：US20120204001A1

公开(公告)日：2012-08-09

申请号：US13178062

申请日：2011-07-07

申请人： Bernhard Egger ,  Taisong Jin ,  Won-Sub Kim

发明人： Bernhard Egger ,  Taisong Jin ,  Won-Sub Kim

IPC分类号： G06F15/76 ,  G06F9/06

CPC分类号： G06F15/7892 ,  G06F9/3869

摘要： Provided is a reconfigurable processor capable of reducing the routing processing time of routing nodes by driving the routing nodes at a greater frequency than a driving frequency of the processing elements. The reconfigurable processor includes one or more processing elements configured to be driven at a first driving frequency, and one or more routing nodes configured to be provided on paths that are formed between the processing elements, and to be driven at a second driving frequency that is greater than the first driving frequency.

摘要翻译： 提供了一种可重新配置的处理器，其能够以比处理元件的驱动频率更大的频率驱动路由节点来减少路由节点的路由处理时间。 可重配置处理器包括被配置为以第一驱动频率驱动的一个或多个处理元件，以及一个或多个路由节点，被配置为提供在形成在处理元件之间的路径上，并以第二驱动频率 大于第一驱动频率。

公开(公告)号：US08869129B2

公开(公告)日：2014-10-21

申请号：US12610571

申请日：2009-11-02

申请人： Tae-wook Oh ,  Won-sub Kim ,  Bernhard Egger

发明人： Tae-wook Oh ,  Won-sub Kim ,  Bernhard Egger

IPC分类号： G06F9/45 ,  G06F7/00

CPC分类号： G06F8/451

摘要： An apparatus and method for scheduling an instruction are provided. The apparatus includes an analyzer configured to analyze dependency of a plurality of recurrence loops and a scheduler configured to schedule the recurrence loops based the analyzed dependencies. When scheduling a plurality of recurrence loops, the apparatus first schedules a dominant loop whose loop head has no dependency on another loop among the recurrence loops.

摘要翻译： 提供了一种用于调度指令的装置和方法。 该装置包括分析器，其被配置为分析多个循环循环的依赖性，以及调度器，其被配置为基于所分析的依赖性来调度循环循环。 当调度多个循环循环时，该设备首先调度其循环头对循环中的另一循环没有依赖性的显性循环。

公开(公告)号：US20100199069A1

公开(公告)日：2010-08-05

申请号：US12697602

申请日：2010-02-01

申请人： Won-sub KIM ,  Tae-wook Oh ,  Bernhard Egger

发明人： Won-sub KIM ,  Tae-wook Oh ,  Bernhard Egger

IPC分类号： G06F15/76 ,  G06F9/02

CPC分类号： G06F9/3897 ,  G06F9/3838

摘要： A scheduler of a reconfigurable array, a method of scheduling commands, and a computing apparatus are provided. To perform a loop operation in a reconfigurable array, a recurrence node, a producer node, and a predecessor node are detected from a data flow graph of the loop operation such that resources are assigned to such nodes so as to increase the loop operating speed. Also, a dedicated path having a fixed delay may be added to the assigned resources.

摘要翻译： 提供了可重配置阵列的调度器，调度命令的方法和计算装置。 为了在可重配置阵列中执行循环操作，从循环操作的数据流图中检测到递归节点，生成器节点和前导节点，使得资源被分配给这样的节点，以便增加循环操作速度。 此外，具有固定延迟的专用路径可以被添加到所分配的资源。

公开(公告)号：US20100185839A1

公开(公告)日：2010-07-22

申请号：US12610571

申请日：2009-11-02

申请人： Tae-wook OH ,  Won-sub Kim ,  Bernhard Egger

发明人： Tae-wook OH ,  Won-sub Kim ,  Bernhard Egger

IPC分类号： G06F9/38

CPC分类号： G06F8/451

摘要： An apparatus and method for scheduling an instruction are provided. The apparatus includes an analyzer configured to analyze dependency of a plurality of recurrence loops and a scheduler configured to schedule the recurrence loops based the analyzed dependencies. When scheduling a plurality of recurrence loops, the apparatus first schedules a dominant loop whose loop head has no dependency on another loop among the recurrence loops.

摘要翻译： 提供了一种用于调度指令的装置和方法。 该装置包括分析器，其被配置为分析多个循环循环的依赖性，以及调度器，其被配置为基于所分析的依赖性来调度循环循环。 当调度多个循环循环时，该设备首先调度其循环头对循环中的另一循环没有依赖性的显性循环。

公开(公告)号：US08984475B2

公开(公告)日：2015-03-17

申请号：US13045576

申请日：2011-03-11

申请人： Soo-Jung Ryu ,  Choon-Ki Jang ,  Jaejin Lee ,  Bernhard Egger ,  Young-Chul Cho

发明人： Soo-Jung Ryu ,  Choon-Ki Jang ,  Jaejin Lee ,  Bernhard Egger ,  Young-Chul Cho

IPC分类号： G06F9/44 ,  G06F9/45 ,  G06F12/02

CPC分类号： G06F12/0223

摘要： Provided is an apparatus and method for generating code overlay capable of minimizing the number of memory copies. A static temporal relationship graph (STRG) is generated in which each of functions of a program corresponds to a node of the STRG and a conflict miss value corresponds to an edge of the STRG. The conflict miss value is the maximum number of possible conflict misses between functions. Overlay is generated by selecting at least one function from the STRG, calculating an allocation cost for each region of a memory to be given when the at least one selected function is allocated, and allocating the at least one selected function to a region that has the smallest allocation cost.

摘要翻译： 提供了一种用于生成能够最小化存储器拷贝数量的代码覆盖的装置和方法。 生成静态时间关系图（STRG），其中程序的每个功能对应于STRG的节点，而冲突的未命中值对应于STRG的边。 冲突错值是功能之间可能的冲突错过的最大数量。 通过从STRG中选择至少一个功能来产生覆盖，当分配至少一个所选择的功能时，计算要给予的存储器的每个区域的分配成本，并且将至少一个所选择的功能分配给具有 分配成本最小