公开(公告)号：US20130046958A1

公开(公告)日：2013-02-21

申请号：US13213751

申请日：2011-08-19

申请人： Fan Zhang ,  Zongwang Li ,  Wu Chang

发明人： Fan Zhang ,  Zongwang Li ,  Wu Chang

IPC分类号： G06F9/30 ,  G06F9/312

CPC分类号： G06F9/30 ,  H03M13/1111 ,  H03M13/1128 ,  H03M13/1515 ,  H03M13/2957 ,  H03M13/41 ,  H03M13/6331 ,  H03M13/6343

摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a data processing circuit is disclosed that includes: a data decoder circuit and a local iteration adjustment circuit. The data decoder circuit is operable to perform a number of local iterations on a decoder input to yield a data output. The local iteration adjustment circuit is operable to generate a limit on the number of local iterations performed by the data decoder circuit

摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 作为示例，公开了一种数据处理电路，其包括：数据解码器电路和局部迭代调整电路。 数据解码器电路可操作以在解码器输入上执行多次局部迭代以产生数据输出。 本地迭代调整电路可操作以产生由数据解码器电路执行的局部迭代次数的限制

公开(公告)号：US20130219233A1

公开(公告)日：2013-08-22

申请号：US13400750

申请日：2012-02-21

申请人： Fan Zhang ,  Shaohua Yang ,  Yang Han ,  Xuebin Wu ,  Wu Chang

发明人： Fan Zhang ,  Shaohua Yang ,  Yang Han ,  Xuebin Wu ,  Wu Chang

IPC分类号： G06F11/07 ,  G06F11/10 ,  G06F11/00

CPC分类号： H03M13/1102 ,  G06F11/1076 ,  G11B20/10296 ,  G11B20/1833 ,  G11B2020/1062 ,  G11B2020/185

摘要： The present inventions are related to systems and methods for data processing, and more particularly to systems and methods for priority based data processing.

摘要翻译： 本发明涉及用于数据处理的系统和方法，更具体地涉及用于基于优先级的数据处理的系统和方法。

公开(公告)号：US20130111289A1

公开(公告)日：2013-05-02

申请号：US13284730

申请日：2011-10-28

申请人： Fan Zhang ,  Lei Chen ,  Zongwang Li ,  Shaohua Yang ,  Yang Han ,  Wu Chang

发明人： Fan Zhang ,  Lei Chen ,  Zongwang Li ,  Shaohua Yang ,  Yang Han ,  Wu Chang

IPC分类号： H03M13/05 ,  G06F11/10

CPC分类号： H03M13/1108 ,  G11B20/1833 ,  G11B2020/185 ,  H03M13/1111 ,  H03M13/1128 ,  H03M13/1142 ,  H03M13/1171 ,  H03M13/3707 ,  H03M13/451

摘要： Various embodiments of the present invention provide systems and methods for data processing. For example, data processing systems are disclosed that include a data decoding system. The data decoding system includes a data decoder circuit and a simplified maximum likelihood value modification circuit. The data decoder circuit is operable to apply a data decode algorithm to a decoder input to yield a first decoded output and an indication of at least one point of failure of the first decoded output. The simplified maximum likelihood value modification circuit is operable to identify a symbol of the first decoded output associated with the point of failure, and to modify a subset of values associated with the identified symbol to yield a modified decoded output.

摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 例如，公开了包括数据解码系统的数据处理系统。 数据解码系统包括数据解码器电路和简化的最大似然值修正电路。 数据解码器电路可操作以将数据解码算法应用于解码器输入，以产生第一解码输出和第一解码输出的至少一个故障点的指示。 简化的最大似然值修改电路可操作以识别与故障点相关联的第一解码输出的符号，并且修改与所识别的符号相关联的值的子集以产生经修改的解码输出。

公开(公告)号：US20120262814A1

公开(公告)日：2012-10-18

申请号：US13088146

申请日：2011-04-15

申请人： Zongwang Li ,  Fan Zhang ,  Wu Chang ,  Shaohua Yang

发明人： Zongwang Li ,  Fan Zhang ,  Wu Chang ,  Shaohua Yang

IPC分类号： G11B5/09 ,  G11B20/10

CPC分类号： G11B20/1833 ,  G11B20/10046 ,  G11B20/10296 ,  G11B2020/185 ,  G11B2220/2516 ,  H03M13/1111 ,  H03M13/1128 ,  H03M13/6343

摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a data processing circuit is disclosed that includes: a data detector circuit, a data decoder circuit, and a multi-path circuit. The data detector circuit is operable to apply a data detection algorithm to a data input and a decoder output to yield a detected output. The data decoder circuit is operable to apply a decoding algorithm to a decoder input to yield the decoder output and a status input. The multi-path circuit is operable to provide the decoder input based at least in part on the detected output and the status input.

摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 作为示例，公开了一种数据处理电路，其包括：数据检测器电路，数据解码器电路和多路径电路。 数据检测器电路可操作以将数据检测算法应用于数据输入和解码器输出以产生检测的输出。 数据解码器电路可操作以将解码算法应用于解码器输入以产生解码器输出和状态输入。 多路径电路可操作以至少部分地基于检测到的输出和状态输入来提供解码器输入。

公开(公告)号：US08693120B2

公开(公告)日：2014-04-08

申请号：US13050765

申请日：2011-03-17

申请人： Shaohua Yang ,  Changyou Xu ,  Wu Chang ,  Ming Jin

发明人： Shaohua Yang ,  Changyou Xu ,  Wu Chang ,  Ming Jin

IPC分类号： G11B5/09

CPC分类号： G11B20/1217 ,  G11B20/10435 ,  G11B20/10462 ,  G11B20/1403 ,  G11B2020/1284 ,  G11B2020/1476 ,  G11B2220/2516

摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a data processing circuit is disclosed that includes a read circuit and a combining circuit. The read circuit is operable to provide a first instance of a user data set, a second instance of the user data set, and a third instance of the user data set. The combining circuit is operable to: combine at least a first segment of the first instance of the user data set with a first segment of the second instance of the user data set to yield a first combined data segment; provide a second combined data set that includes a combination of one or more second segments from the second instance of the user data set and the third instance of the user data set; and provide an aggregate data set including at least the first combined data set and the second combined data set. The second combined data set does not incorporate a second segment of the first instance of the user data set.

摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 作为示例，公开了包括读取电路和组合电路的数据处理电路。 读取电路可操作以提供用户数据集的第一实例，用户数据集的第二实例以及用户数据集的第三实例。 组合电路可操作为：将用户数据集的第一实例的至少第一段与用户数据集的第二实例的第一段组合以产生第一组合数据段; 提供第二组合数据集，其包括来自用户数据集的第二实例和用户数据集的第三实例的一个或多个第二段的组合; 并提供包括至少第一组合数据集和第二组合数据集的聚合数据集。 第二组合数据集不包括用户数据集的第一实例的第二段。

公开(公告)号：US20120236429A1

公开(公告)日：2012-09-20

申请号：US13050765

申请日：2011-03-17

申请人： Shaohua Yang ,  Changyou Xu ,  Wu Chang ,  Ming Jin

发明人： Shaohua Yang ,  Changyou Xu ,  Wu Chang ,  Ming Jin

IPC分类号： G11B5/09 ,  G11B5/02

CPC分类号： G11B20/1217 ,  G11B20/10435 ,  G11B20/10462 ,  G11B20/1403 ,  G11B2020/1284 ,  G11B2020/1476 ,  G11B2220/2516

摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a data processing circuit is disclosed that includes a read circuit and a combining circuit. The read circuit is operable to provide a first instance of a user data set, a second instance of the user data set, and a third instance of the user data set. The combining circuit is operable to: combine at least a first segment of the first instance of the user data set with a first segment of the second instance of the user data set to yield a first combined data segment; provide a second combined data set that includes a combination of one or more second segments from the second instance of the user data set and the third instance of the user data set; and provide an aggregate data set including at least the first combined data set and the second combined data set. The second combined data set does not incorporate a second segment of the first instance of the user data set.

摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 作为示例，公开了包括读取电路和组合电路的数据处理电路。 读取电路可操作以提供用户数据集的第一实例，用户数据集的第二实例以及用户数据集的第三实例。 组合电路可操作为：将用户数据集的第一实例的至少第一段与用户数据集的第二实例的第一段组合以产生第一组合数据段; 提供第二组合数据集，其包括来自用户数据集的第二实例和用户数据集的第三实例的一个或多个第二段的组合; 并提供包括至少第一组合数据集和第二组合数据集的聚合数据集。 第二组合数据集不包括用户数据集的第一实例的第二段。

公开(公告)号：US08564897B1

公开(公告)日：2013-10-22

申请号：US13529572

申请日：2012-06-21

申请人： Shaohua Yang ,  Yoon L. Liow ,  Wu Chang

发明人： Shaohua Yang ,  Yoon L. Liow ,  Wu Chang

IPC分类号： G11B5/09

CPC分类号： G11B5/59688 ,  G11B5/59616

摘要： The present inventions are related to systems and methods for data processing, and more particularly to systems and methods for detecting patterns in a data stream.

摘要翻译： 本发明涉及用于数据处理的系统和方法，更具体地涉及用于检测数据流中的模式的系统和方法。

公开(公告)号：US08499231B2

公开(公告)日：2013-07-30

申请号：US13167771

申请日：2011-06-24

申请人： Zongwang Li ,  Wu Chang ,  Chung-Li Wang ,  Changyou Xu ,  Shaohua Yang ,  Yang Han

发明人： Zongwang Li ,  Wu Chang ,  Chung-Li Wang ,  Changyou Xu ,  Shaohua Yang ,  Yang Han

IPC分类号： G06F11/00 ,  H03M13/00

CPC分类号： H03M13/1171 ,  H03M13/27 ,  H03M13/3723 ,  H03M13/612

摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a data processing circuit is disclosed that includes a data detecting circuit having: a first vector translation circuit, a second vector translation circuit, and a data detector core circuit. The data detecting circuit is operable to receive an input data set and at least one input vector in a first format. The at least one input vector corresponds to a portion of the input data set. The first vector translation circuit is operable to translate the at least one vector to a second format. The data detector core circuit is operable to apply a data detection algorithm to the input data set and the at least one vector in the second format to yield a detected output. The second vector translation circuit operable to translate a derivative of the detected output to the first format to yield an output vector.

摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 作为示例，公开了一种数据处理电路，其包括具有第一向量转换电路，第二向量转换电路和数据检测器核心电路的数据检测电路。 数据检测电路可操作以接收第一格式的输入数据集和至少一个输入向量。 至少一个输入向量对应于输入数据集的一部分。 第一向量翻译电路可操作以将至少一个向量转换为第二格式。 数据检测器核心电路可操作以将数据检测算法应用于输入数据集和第二格式的至少一个向量以产生检测到的输出。 第二向量转换电路可操作以将检测到的输出的导数转换为第一格式以产生输出向量。

公开(公告)号：US08560929B2

公开(公告)日：2013-10-15

申请号：US13167764

申请日：2011-06-24

申请人： Zongwang Li ,  Wu Chang ,  Chung-Li Wang ,  Changyou Xu ,  Shaohua Yang ,  Yang Han

发明人： Zongwang Li ,  Wu Chang ,  Chung-Li Wang ,  Changyou Xu ,  Shaohua Yang ,  Yang Han

IPC分类号： H03M13/00

CPC分类号： H04L1/0047 ,  H03M13/1171 ,  H03M13/134 ,  H03M13/255

摘要： Various embodiments of the present invention provide systems and methods for data processing. A data processing circuit is disclosed that includes: a data detector circuit, a first symbol constrained arrangement circuit, and a second symbol constrained arrangement circuit. The data detector circuit is operable to apply a data detection algorithm to a combination of a first input data set and a decoded data set to yield a detected output that includes a number of non-binary symbols. The first symbol constrained arrangement circuit is operable to receive the detected output and to re-arrange the detected output in accordance with a first arrangement algorithm to yield a re-arranged output. The bits for at least one non-binary symbol from the detected output are maintained together in the re-arranged output. The second symbol constrained arrangement circuit is operable to receive a second input data set and to re-arrange the second data input in accordance with a second arrangement algorithm to yield the decoded data set. The bits for at least one non-binary symbol from the second input data set are maintained together in the decoded data set output.

摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 公开了一种数据处理电路，其包括：数据检测器电路，第一符号约束布置电路和第二符号约束布置电路。 数据检测器电路可操作以将数据检测算法应用于第一输入数据集合和解码数据集合的组合，以产生包括多个非二进制符号的检测输出。 第一符号约束布置电路可操作以接收检测到的输出并根据第一布置算法重新布置检测的输出以产生重新排列的输出。 来自检测到的输出的至少一个非二进制符号的位在重新布置的输出中保持在一起。 第二符号约束布置电路可操作以接收第二输入数据集并且根据第二布置算法重排第二数据输入以产生解码数据集。 用于来自第二输入数据集的至少一个非二进制符号的位在解码数据集输出中一起保持。

公开(公告)号：US20120331370A1

公开(公告)日：2012-12-27

申请号：US13167764

申请日：2011-06-24

申请人： Zongwang Li ,  Wu Chang ,  Chung-Li Wang ,  Changyou Xu ,  Shaohua Yang ,  Yang Han

发明人： Zongwang Li ,  Wu Chang ,  Chung-Li Wang ,  Changyou Xu ,  Shaohua Yang ,  Yang Han

IPC分类号： G06F11/08

CPC分类号： H04L1/0047 ,  H03M13/1171 ,  H03M13/134 ,  H03M13/255

摘要： Various embodiments of the present invention provide systems and methods for data processing. A data processing circuit is disclosed that includes: a data detector circuit, a first symbol constrained arrangement circuit, and a second symbol constrained arrangement circuit. The data detector circuit is operable to apply a data detection algorithm to a combination of a first input data set and a decoded data set to yield a detected output that includes a number of non-binary symbols. The first symbol constrained arrangement circuit is operable to receive the detected output and to re-arrange the detected output in accordance with a first arrangement algorithm to yield a re-arranged output. The bits for at least one non-binary symbol from the detected output are maintained together in the re-arranged output. The second symbol constrained arrangement circuit is operable to receive a second input data set and to re-arrange the second data input in accordance with a second arrangement algorithm to yield the decoded data set. The bits for at least one non-binary symbol from the second input data set are maintained together in the decoded data set output.

摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 公开了一种数据处理电路，其包括：数据检测器电路，第一符号约束布置电路和第二符号约束布置电路。 数据检测器电路可操作以将数据检测算法应用于第一输入数据集合和解码数据集合的组合，以产生包括多个非二进制符号的检测输出。 第一符号约束布置电路可操作以接收检测到的输出并根据第一布置算法重新布置检测的输出以产生重新排列的输出。 来自检测到的输出的至少一个非二进制符号的位在重新布置的输出中保持在一起。 第二符号约束排列电路可操作以接收第二输入数据集并且根据第二布置算法重新布置第二数据输入以产生解码的数据集。 用于来自第二输入数据集的至少一个非二进制符号的位在解码数据集输出中一起保持。