利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

188 条记录 (耗时 0.035 秒)

    SYSTEMS AND METHODS FOR DUAL PROCESS DATA DECODING
    1.
    发明申请
    SYSTEMS AND METHODS FOR DUAL PROCESS DATA DECODING 有权
    双过程数据解码的系统和方法

    公开(公告)号：US20130111289A1

    公开(公告)日：2013-05-02

    申请号：US13284730

    申请日：2011-10-28

    申请人： Fan Zhang ,  Lei Chen ,  Zongwang Li ,  Shaohua Yang ,  Yang Han ,  Wu Chang

    发明人： Fan Zhang ,  Lei Chen ,  Zongwang Li ,  Shaohua Yang ,  Yang Han ,  Wu Chang

    IPC分类号： H03M13/05 ,  G06F11/10

    CPC分类号： H03M13/1108 ,  G11B20/1833 ,  G11B2020/185 ,  H03M13/1111 ,  H03M13/1128 ,  H03M13/1142 ,  H03M13/1171 ,  H03M13/3707 ,  H03M13/451

    摘要： Various embodiments of the present invention provide systems and methods for data processing. For example, data processing systems are disclosed that include a data decoding system. The data decoding system includes a data decoder circuit and a simplified maximum likelihood value modification circuit. The data decoder circuit is operable to apply a data decode algorithm to a decoder input to yield a first decoded output and an indication of at least one point of failure of the first decoded output. The simplified maximum likelihood value modification circuit is operable to identify a symbol of the first decoded output associated with the point of failure, and to modify a subset of values associated with the identified symbol to yield a modified decoded output.

    摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 例如，公开了包括数据解码系统的数据处理系统。 数据解码系统包括数据解码器电路和简化的最大似然值修正电路。 数据解码器电路可操作以将数据解码算法应用于解码器输入，以产生第一解码输出和第一解码输出的至少一个故障点的指示。 简化的最大似然值修改电路可操作以识别与故障点相关联的第一解码输出的符号，并且修改与所识别的符号相关联的值的子集以产生经修改的解码输出。

    Systems and methods for dual process data decoding
    2.
    发明授权
    Systems and methods for dual process data decoding 有权
    双程数据解码的系统和方法

    公开(公告)号：US08443271B1

    公开(公告)日：2013-05-14

    申请号：US13284730

    申请日：2011-10-28

    申请人： Fan Zhang ,  Lei Chen ,  Zongwang Li ,  Shaohua Yang ,  Yang Han ,  Wu Chang

    发明人： Fan Zhang ,  Lei Chen ,  Zongwang Li ,  Shaohua Yang ,  Yang Han ,  Wu Chang

    IPC分类号： H03M13/03

    CPC分类号： H03M13/1108 ,  G11B20/1833 ,  G11B2020/185 ,  H03M13/1111 ,  H03M13/1128 ,  H03M13/1142 ,  H03M13/1171 ,  H03M13/3707 ,  H03M13/451

    摘要： Various embodiments of the present invention provide systems and methods for data processing. For example, data processing systems are disclosed that include a data decoding system. The data decoding system includes a data decoder circuit and a simplified maximum likelihood value modification circuit. The data decoder circuit is operable to apply a data decode algorithm to a decoder input to yield a first decoded output and an indication of at least one point of failure of the first decoded output. The simplified maximum likelihood value modification circuit is operable to identify a symbol of the first decoded output associated with the point of failure, and to modify a subset of values associated with the identified symbol to yield a modified decoded output.

    摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 例如，公开了包括数据解码系统的数据处理系统。 数据解码系统包括数据解码器电路和简化的最大似然值修正电路。 数据解码器电路可操作以将数据解码算法应用于解码器输入，以产生第一解码输出和第一解码输出的至少一个故障点的指示。 简化的最大似然值修改电路可操作以识别与故障点相关联的第一解码输出的符号，并且修改与所识别的符号相关联的值的子集以产生经修改的解码输出。

    Variable Sector Size LDPC Decoder
    4.
    发明申请
    Variable Sector Size LDPC Decoder 审中-公开
    可变扇区尺寸LDPC解码器

    公开(公告)号：US20130139022A1

    公开(公告)日：2013-05-30

    申请号：US13305510

    申请日：2011-11-28

    申请人： Lei Chen ,  Yang Han ,  Zongwang Li ,  Shaohua Yang

    发明人： Lei Chen ,  Yang Han ,  Zongwang Li ,  Shaohua Yang

    IPC分类号： H03M13/05 ,  G06F11/10

    CPC分类号： H03M13/1117 ,  H03M13/116 ,  H03M13/1171 ,  H03M13/6502 ,  H03M13/6516

    摘要： Various embodiments of the present invention are related to methods and apparatuses for decoding data, and more particularly to methods and apparatuses for decoding variably sized blocks of data in an LDPC decoder. For example, in one embodiment an apparatus includes a low density parity check decoder operable to perform decoding of a plurality of circulant sub-matrices from an H matrix, and a controller connected to the low density parity check decoder, operable to omit any of the plurality of circulant sub-matrices from the decoding if they do not contain user data.

    摘要翻译： 本发明的各种实施例涉及用于解码数据的方法和装置，更具体地涉及用于在LDPC解码器中解码可变大小的数据块的方法和装置。 例如，在一个实施例中，一种装置包括低密度奇偶校验解码器，其可操作以从H矩阵执行多个循环子矩阵的解码，以及连接到低密度奇偶校验解码器的控制器，可操作以省略任何 如果它们不包含用户数据，则来自解码的多个循环子矩阵。

    Mixed Domain FFT-Based Non-Binary LDPC Decoder
    6.
    发明申请
    Mixed Domain FFT-Based Non-Binary LDPC Decoder 有权
    基于混合域FFT的非二进制LDPC解码器

    公开(公告)号：US20130173988A1

    公开(公告)日：2013-07-04

    申请号：US13340951

    申请日：2011-12-30

    申请人： Lei Chen ,  Zongwang Li ,  Johnson Yen ,  Shaohua Yang

    发明人： Lei Chen ,  Zongwang Li ,  Johnson Yen ,  Shaohua Yang

    IPC分类号： H03M13/07 ,  G06F11/10

    CPC分类号： H03M13/114 ,  H03M13/1125 ,  H03M13/116 ,  H03M13/1171 ,  H03M13/27 ,  H03M13/2957 ,  H03M13/41 ,  H03M13/6331 ,  H03M13/6583

    摘要： Various embodiments of the present invention are related to methods and apparatuses for decoding data, and more particularly to methods and apparatuses for decoding data in a mixed domain FFT-based non-binary LDPC decoder. For example, in one embodiment an apparatus includes a message processing circuit operable to process variable node messages and check node messages in a log domain, and a check node calculation circuit in the low density parity check decoder operable to perform a Fast Fourier Transform-based check node calculation in a real domain. The message processing circuit and the check node calculation circuit perform iterative layer decoding.

    摘要翻译： 本发明的各种实施例涉及用于解码数据的方法和装置，更具体地涉及用于在混合域FFT的非二进制LDPC解码器中解码数据的方法和装置。 例如，在一个实施例中，一种装置包括消息处理电路，其可操作以处理可变节点消息并检查对数域中的节点消息，以及可操作以执行基于快速傅里叶变换的低密度奇偶校验解码器中的校验节点计算电路 在真实域中检查节点计算。 消息处理电路和校验节点计算电路进行迭代层解码。

    Mixed domain FFT-based non-binary LDPC decoder
    7.
    发明授权
    Mixed domain FFT-based non-binary LDPC decoder 有权
    基于混合域FFT的非二进制LDPC解码器

    公开(公告)号：US08819515B2

    公开(公告)日：2014-08-26

    申请号：US13340951

    申请日：2011-12-30

    申请人： Lei Chen ,  Zongwang Li ,  Johnson Yen ,  Shaohua Yang

    发明人： Lei Chen ,  Zongwang Li ,  Johnson Yen ,  Shaohua Yang

    IPC分类号： H03M13/00

    CPC分类号： H03M13/114 ,  H03M13/1125 ,  H03M13/116 ,  H03M13/1171 ,  H03M13/27 ,  H03M13/2957 ,  H03M13/41 ,  H03M13/6331 ,  H03M13/6583

    摘要： Various embodiments of the present invention are related to methods and apparatuses for decoding data, and more particularly to methods and apparatuses for decoding data in a mixed domain FFT-based non-binary LDPC decoder. For example, in one embodiment an apparatus includes a message processing circuit operable to process variable node messages and check node messages in a log domain, and a check node calculation circuit in the low density parity check decoder operable to perform a Fast Fourier Transform-based check node calculation in a real domain. The message processing circuit and the check node calculation circuit perform iterative layer decoding.

    摘要翻译： 本发明的各种实施例涉及用于解码数据的方法和装置，更具体地涉及用于在混合域FFT的非二进制LDPC解码器中解码数据的方法和装置。 例如，在一个实施例中，一种装置包括消息处理电路，其可操作以处理可变节点消息并检查对数域中的节点消息，以及可操作以执行基于快速傅里叶变换的低密度奇偶校验解码器中的校验节点计算电路 在真实域中检查节点计算。 消息处理电路和校验节点计算电路进行迭代层解码。

    Systems and methods for multi-level quasi-cyclic low density parity check codes
    9.
    发明授权
    Systems and methods for multi-level quasi-cyclic low density parity check codes 有权
    多级准循环低密度奇偶校验码的系统和方法

    公开(公告)号：US08560930B2

    公开(公告)日：2013-10-15

    申请号：US13316858

    申请日：2011-12-12

    申请人： Zongwang Li ,  Chung-Li Wang ,  Lei Chen ,  Shaohua Yang

    发明人： Zongwang Li ,  Chung-Li Wang ,  Lei Chen ,  Shaohua Yang

    IPC分类号： H03M13/03

    CPC分类号： H03M13/036 ,  H03M13/1142 ,  H03M13/116

    摘要： Various embodiments of the present invention provide systems and methods for generating a code format. One method discussed includes: Various embodiments of the present invention provide methods for generating a code format. Such methods include: receiving an indication of a low weight codeword having a trapping set; selecting an initial value for a base matrix; testing the low weight codeword after modification by the initial value to determine an updated weight of the low weight codeword; and testing the low weight codeword after modification by the initial value to determine whether the trapping set remains.

    摘要翻译： 本发明的各种实施例提供了用于生成代码格式的系统和方法。 所讨论的一种方法包括：本发明的各种实施例提供了用于生成代码格式的方法。 这样的方法包括：接收具有陷阱集的低权重码字的指示; 选择基本矩阵的初始值; 通过初始值测试修改后的低权重码字以确定低权重码字的更新权重; 并通过初始值测试修改后的低权重码字，以确定捕获集是否保留。

    Systems and Methods for Multi-Level Quasi-Cyclic Low Density Parity Check Codes
    10.
    发明申请
    Systems and Methods for Multi-Level Quasi-Cyclic Low Density Parity Check Codes 有权
    多级准循环低密度奇偶校验码系统与方法

    公开(公告)号：US20120089888A1

    公开(公告)日：2012-04-12

    申请号：US13316858

    申请日：2011-12-12

    申请人： Zongwang Li ,  Chung-Li Wang ,  Lei Chen ,  Shaohua Yang

    发明人： Zongwang Li ,  Chung-Li Wang ,  Lei Chen ,  Shaohua Yang

    IPC分类号： H03M13/05 ,  G06F11/10

    CPC分类号： H03M13/036 ,  H03M13/1142 ,  H03M13/116

    摘要： Various embodiments of the present invention provide systems and methods for generating a code format. One method discussed includes: Various embodiments of the present invention provide methods for generating a code format. Such methods include: receiving an indication of a low weight codeword having a trapping set; selecting an initial value for a base matrix; testing the low weight codeword after modification by the initial value to determine an updated weight of the low weight codeword; and testing the low weight codeword after modification by the initial value to determine whether the trapping set remains.

    摘要翻译： 本发明的各种实施例提供了用于生成代码格式的系统和方法。 所讨论的一种方法包括：本发明的各种实施例提供了用于生成代码格式的方法。 这样的方法包括：接收具有陷阱集的低权重码字的指示; 选择基本矩阵的初始值; 通过初始值测试修改后的低权重码字以确定低权重码字的更新权重; 并通过初始值测试修改后的低权重码字，以确定捕获集是否保留。